-
可编程逻辑器件cpld与单片机双向通信的源程序
可编程逻辑器件cpld与单片机双向通信的源程序-Programmable logic device CPLD and MCU for two-way communication of the source
- 2022-01-25 20:21:15下载
- 积分：1
-
可配置CRC参考设计 xilinx提供的VHDL
可配置CRC参考设计 xilinx提供的VHDL-configurable CRC reference design for Xilinx VHDL
- 2022-01-23 10:27:39下载
- 积分：1
-
cmsdk_apb_timer
说明： 关于计时器 verilog语言，采用arm架构的m3，可以直接应用于soc(About timer verilog language, USES the arm architecture of m3, can be directly applied to soc)
- 2021-04-26 12:38:45下载
- 积分：1
-
- 2023-04-14 01:30:04下载
- 积分：1
-
这个是用verilog语言编写的基于FPGA的交通灯控制器，分别控制四个方向上的交通灯的通断...
这个是用verilog语言编写的基于FPGA的交通灯控制器，分别控制四个方向上的交通灯的通断-The verilog language is FPGA-based traffic light controller, respectively, the four direction control of traffic lights-off
- 2022-03-22 05:17:26下载
- 积分：1
-
HDL编程风格，很有用,希望对大家有所帮助。
HDL编程风格，很有用,希望对大家有所帮助。-HDL programming style, very useful, we want to help.
- 2023-04-10 16:30:03下载
- 积分：1
-
CLZ32
针对32位MIPS微处理器中CLZ指令（对单个字高位连零进行计数）的实现电路，使用了类似于超前进位的逻辑结构。包含测试文档，以及Design
Compile所用的环境和脚本。(The CLZ instruction counts the number of leading zeros in a word. The 32-bit word in the GPR rs is scanned from most-significant to least-significant bit.The number of leading zeros is counted and the result is written to the GPR rd. If
all 32 bits are cleared in the GPR rs, the result written to the GPR rd is 32. )
- 2021-03-31 19:39:08下载
- 积分：1
-
8051IP nuclear source code (VHDL). RAR
8051IP 核源代码（VHDL）.RAR-8051IP nuclear source code (VHDL). RAR
- 2022-11-14 08:05:04下载
- 积分：1
-
12864hanzixianshi
基于FPGA 的12864液晶显示汉字，用verilog编写的。(12864 liquid crystal display Chinese characters based on FPGA, written in verilog.)
- 2021-04-27 15:48:44下载
- 积分：1
-
fifo
异步FIFO的实现，很经典的三段式状态机的写法。(The realization of the asynchronous FIFO, very classic three-step writing state machine.)
- 2015-12-20 16:19:07下载
- 积分：1
