-
ofdm的verilog程序
利用FPGA实现
ofdm的verilog程序
利用FPGA实现-OFDM FPGA using the Verilog procedures realize
- 2022-08-07 01:11:15下载
- 积分:1
-
VHDL实现CDMA
应用背景数字码分多址CDMA。在允许多用户同时发送和接收使用单通道。发射机和接收机同步合成进行使用VHDL工具显示在系统和整体的速度增加;对CDMA系统的功率消耗将减少误差不应介绍系统。关键技术该组件在接收端实现了探测器单元。该组件是由7位比较器和7位串行输入并行输出寄存器(知识产权局)。比较器工作在除以七钟和国家知识产权局工作在主时钟速率。框图或接收器组成如图所示。这是一个特殊的组成部分包括两个时钟周期,然后声称其输出端口的高。组件在输出部分提供必要的同步。然后在接收的PN序列和数据是不同的输入比特S0,S1,S2将相互匹配和同步发射机与接收机之间在CDMA系统。
- 2022-03-18 12:29:43下载
- 积分:1
-
ML605板子上的灯
ML605评估板上的流水灯,可以实现每隔0.16秒进行+1操作
#include
#include
#include
#include
#include
int main()
{
char a[] = "-100" ;
char b[] = "123" ;
int c ;
c = atoi( a ) + atoi( b ) ;
printf("c = %d
", c) ;
return 0;
- 2022-06-01 23:28:16下载
- 积分:1
-
STOPWATCH
STOPWATCH FPGA SEVEN SEGMENT DISPLAY
- 2014-04-16 11:08:57下载
- 积分:1
-
8255参考设计VHDL源代码
8255参考设计VHDL源代码-The sound code of 8255 reference design based on VHDL
- 2022-05-31 03:46:31下载
- 积分:1
-
Counter1s
counter number one to nine after 1s
- 2014-10-22 15:54:51下载
- 积分:1
-
source
FPGA与SDRAM 的 VHDL 接口设计(the interface of FPGA and SDRAM)
- 2012-03-28 22:17:19下载
- 积分:1
-
pipline_lms_and_rls_verilog
流水线LMS,和RLS算法的Verilog代码,用于自适应信号处理的FPGA实现。(The Verilog code about fir_pipline_lms and fir_rls. They commonly used in adaptive signal processing in FPGA platform.)
- 2021-05-06 20:58:37下载
- 积分:1
-
Hexadecimal to 7 segments
Hexadecimal to 7 segments
- 2022-03-07 14:40:55下载
- 积分:1
-
FPGA
zc706板子原理图,在使用板子时候可以参照设计,使用帮助巨大。(Zc706 board schematic diagram, when using the board can be reference to design, use the help.)
- 2016-01-13 22:00:05下载
- 积分:1