-
ideal_6pulse
理想三相转单相 基于 spwm 的逆变器，可调(Ideal three-phase switch to a single the phase based spwm inverter)
- 2012-11-04 21:15:32下载
- 积分：1
-
key_xiaodou
说明： 该资料是用vhdl编写的按键消抖程序，按键消抖在使用按键的数字电路中非常重要，如果不对按键信号进行处理，有可能会出现大量错误的按键信号。文件key_xd.vhd是按键消抖程序，文件key_xd.vwf是仿真波形文件。该程序已经通过仿真测试，并且在电路板上调试通过，效果理想。(The information is written in the key consumer vhdl shaking procedures, key consumer shaking in digital circuits using the buttons is very important, if not key signal processing, there may be a lot of the wrong button signal. File key_xd.vhd is key consumer shake procedure is the simulation waveform file key_xd.vwf file. The program has been tested by simulation and debugging in circuit board by, the results are satisfactory.)
- 2010-04-26 16:13:57下载
- 积分：1
-
FPGA_Timing_Constraints_byCamp
简要地说明时序约束的内容，对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)
- 2013-10-30 23:20:53下载
- 积分：1
-
串口verilog实现
此程序完成的是接收上位机发送的多字节串口数据的工作，并把不同的字节分配给不同的寄存器，以完成相应的控制工作。因此有必要说明一下上位机发送的数据结构。
上位机通过串口给FPGA发送两组信号，每一组发送5个字节（可根据自己的实际需要修改），不同字节控制不同的功能。
第一组是根据选择的波形、填写的频率以及选择输出信号的时域还是频域，给FPGA发送不同的参数。点击发送数据按钮后一共发送5个字节的数据。第一个字节发送监测信号，设为0x00，标识发送的是波形设置的数据；第二个字节发送的是进行波形选择的信号；第三和第四个字节发送的是波形频率的低8位数据和高8位数据；最后一个字节发送的是选择输出是时域还是频域的信号。
第二组是根据填写的频率给FPGA发送不同的参数。点击开始滤波按钮后一共发送5个字节的数据。第一个字节发送监测信号，设为0x01，标识发送的是滤波器设置的数据；第二和第三个字节发送的是频率1的低8位和高8位数据；第四和第五个字节发送的是频率2的低8位和高8位数据。
所以本程序中rs_receive模块接收数据部分需按照串口发送的数据格式进行接收：（这部分应根据自己的实际需要设计）
当接收到的第一个字节是0时，下面接收的数据都是波形设置信号。当接收到的第一个字节是1时，下面接收的数据都是滤波器的输入波形设置数据。
- 2022-03-07 15:31:04下载
- 积分：1
-
ddr_for_controller_and_phy
说明： 这是本人曾经参与的一个DDR controller接口项目，主要是FPGA rtl实现，仅供参考。(This is a DDR controller interface project that I once participated in, mainly implemented by FPGA RTL, for reference only.)
- 2020-12-21 20:59:08下载
- 积分：1
-
RS(204-188)decoder_verilog
采用verilog实现的有限域GF(28)弱对偶基乘法器，本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ，多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7}，弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}(Verilog achieved using the finite field GF (28) weak dual basis multiplier)
- 2016-06-12 16:31:51下载
- 积分：1
-
PmodHMT
Demo 使用 PmodHMT 模块实时检测环境温度和湿度。(The Demo uses PmodHMT modules to detect environmental temperature and humidity in real time.)
- 2017-07-30 15:39:55下载
- 积分：1
-
disparity
Disparity mapp code in VHDL
- 2017-11-30 14:48:59下载
- 积分：1
-
verilog HDL
说明： DS18B20温度模块，LCD1602显示(DS18B20 Temperature Module, LCD1602 Display)
- 2020-09-04 15:08:06下载
- 积分：1
-
ZEDBOARD
ZEDBOARD的管脚分配图和约束文件，包括PCB图和xdc文件(Pin assignment of ZEDBOARD)
- 2021-03-23 21:19:15下载
- 积分：1
