登录
首页 » Verilog » SPI的RTL代码

SPI的RTL代码

于 2022-05-24 发布 文件大小:9.00 kB
0 145
下载积分: 2 下载次数: 2

代码说明:

资源描述 ;串行外设接口(SPI) ; ;总线 ;一 ;串口通信同步 ; ;用于短距离通信接口规范,主要是在 ;嵌入式系统。接口是由摩托罗拉公司开发的,并已成为一个事实上的,标准的。典型的应用包括 ;安全digitalcards和 ;液晶显示器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog实现的RS译码器
    verilog实现的RS(204,188)译码器,包括各个模块详细的功能说明,已经通过仿真验证,亲测可用
    2022-08-03 02:22:53下载
    积分:1
  • FIFO
    Simulation and Synthesis Techniques for Asynchronous FIFO Design
    2013-08-27 16:07:08下载
    积分:1
  • 无线发射模块的 SRRC 成型匹配滤波设计 Verilog 代码
    无线发射模块的 SRRC 成型匹配滤波设计 Verilog 代码,包含了所有测试,主模块,可以用在基带调制端,滤波器的滚降系数0.10~0.25,如果那些没有做过这方面的朋友,可以看看实现,和方法,提供一个参考和帮助
    2022-11-23 08:55:03下载
    积分:1
  • 16位乘法器
    基于Verilog语言的乘法器,带注释,帮助理解数字集成电路设计的乘法器实现,佩带modelsim仿真 基于Verilog语言的乘法器,带注释,帮助理解数字集成电路设计的乘法器实现,佩带modelsim仿真
    2022-02-11 23:54:11下载
    积分:1
  • verilog___UART
    Verilog 编写的串口通信模块 带测试代码(Verilog prepared by the serial communication module with a test code)
    2012-05-24 20:38:27下载
    积分:1
  • LM
    说明:  用于生成adams或recurdyn所需的路面不平度,用于悬架或其他的仿真(Adams or recurdyn used to generate the required road roughness for suspension or other simulation)
    2013-10-15 17:38:48下载
    积分:1
  • uart
    uart 发送模块接收模块及tb,其中可以选择不同波特率进行收发,代码带有详细注释。(UART sending module and receiving module)
    2020-06-20 20:00:02下载
    积分:1
  • verilog 算术逻辑单元
    串行进位加法器需要 串行进位加法器需要 串行进位加法器需要 串行进位加法器需要 逐级 进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少迟。 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 i位输入为 位输入为 Xi, Yi, Xi, Yi, Xi, Yi, Xi, Yi, 输出为 输出为 Si, Si, Si, 进位输入为 进位输入为 进位输入为 Ci ,进位输出为 ,进位输出为 ,进位输出为 ,进位输出为 Ci+1 Ci+1则有Si = XiSi = Xi Si = Xi Si = Xi⊕Yi ⊕CiCi+1 Ci+1 = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi +
    2023-08-11 20:50:02下载
    积分:1
  • PWM
    飞思卡尔智能车芯片模块程序 MC9S12XS128 测试通过(freescale smart car for MC9S12XS128)
    2011-08-04 10:34:33下载
    积分:1
  • recarry
    fir filter 程序 老师上课留的作业,在这里跟大家分享一下,希望能有所帮助(fir filter procedures teacher in the class to stay the operation here to share with you, hope can be helped)
    2006-10-11 19:34:43下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载