-
RS(204-188)decoder_verilog
采用verilog实现的有限域GF(28)弱对偶基乘法器，本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ，多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7}，弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}(Verilog achieved using the finite field GF (28) weak dual basis multiplier)
- 2016-06-12 16:31:51下载
- 积分：1
-
feibonacc序列产生模块
斐波那契数列序列产生模块，对于学习有限状态机(FSM)和数据通道(FSMD)的朋友来说很有用处，包括斐波那契数列的产生模块以及测试模块，
- 2023-03-07 02:50:03下载
- 积分：1
-
PrinciplesofVerifiableRTLDesignpart2
非常好的verilog书
国际牛人写的
适合各个阶段学习的人(Very good Verilog books were written in the international cattle suitable for the various stages of learning)
- 2007-09-28 11:26:38下载
- 积分：1
-
UART_DMA
UART_DMA的方法是使用nios实现UART方式实现DMA传输，在硬件平台上通过验证实现(UART_DMA way is to use uart dma transfer nios implemented in the hardware platform validated by)
- 2020-11-03 10:39:53下载
- 积分：1
-
addersubtractor
AVIAddXSubs是一个简单易用的免费程序，用于转换原始srt文件的字幕视频。如果您的硬件播放机无法直接从srt显示字幕，或者即使这样做，结果也不令人满意，那么它的服务将非常有用。使用AVIAddXSubs并转换srt，您可以使用多种选项来配置有关字体、字体大小的字幕；
- 2023-08-03 16:50:02下载
- 积分：1
-
FPGA实现UART接收和发送
在fpga中实现实现了UART的功能，经过实际在ep4cE6 fpga上下载测试，发现可以准确的接收个发送串口数据，和板子上的单片机uart通信正常。要使用的小伙伴，可以直接拷贝使用。
- 2022-01-31 07:33:26下载
- 积分：1
-
SRAM读写
利用FPGA控制SRAM读写操作，清晰描写SRAM时序，工作原理。读写操作比较简单，一定要结合芯片的时序去写
- 2022-02-15 09:41:37下载
- 积分：1
-
verilog实现同步FIFO模块
“同步”表示相同频率的时钟源，“ FIFO”表示先进先出的意思。 FIFO 的用
意一般都是缓冲数据，另模块独立，让模块回避调用的束缚。同步 FIFO 是 RAM 的亚
种，它基于 RAM，再加上先进先出的机制，学习同步 FIFO 就是学习如何建立先进先出
的机制。
- 2022-07-19 17:24:37下载
- 积分：1
-
74-Hamming-code-encoder-and-decoder
基于VHDL实现（7，4）汉明码的编码器和译码器(VHDL-based implementation (7,4) Hamming code encoder and decoder)
- 2011-06-09 20:47:07下载
- 积分：1
-
基于Verilog HDL的单周期CPU设计
基于Verilog HDL 的单周期CPU设计。基于Verilog HDL 的单周期CPU设计。基于Verilog HDL 的单周期CPU设计。基于Verilog HDL 的单周期CPU设计。cpp码
- 2022-03-25 17:33:14下载
- 积分：1
