登录
首页 » Verilog » 二极管的hspice模型代码

二极管的hspice模型代码

于 2022-05-26 发布 文件大小:2.11 kB
0 162
下载积分: 2 下载次数: 1

代码说明:

基于verilog-a的自建模型,可以作为任何代建模型的参考,理解hspice模型的构成,内在根本机理。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA-powe-analysis-tool-EPE
    FPGA功耗分析工具EPE用于分析FPGA系统的功耗(FPGA power analysis tools EPE is used to analyze the power consumption of the FPGA system)
    2012-11-19 17:08:00下载
    积分:1
  • spi_test
    基于fpga的spi通信测试 可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)
    2020-06-20 21:00:01下载
    积分:1
  • DigitalClock
    数字钟:实验中用到的小程序,用于万年历中的模块(Digital clock: a small program used in the experiment, the modules for calendar)
    2013-05-26 09:25:23下载
    积分:1
  • greedy_snake
    基于Basys2开发板实现VGA输出,PS/2键盘接入的贪吃蛇游戏,键盘上下左右控制方向,小键盘+键控制速度,小键盘回车开始游戏,空格暂停游戏。(Basys2 based development board to achieve VGA output, PS/2 keyboard access Snake game, up and down the keyboard to control the direction, speed control keypad+ key keypad Enter to start the game, pause the game space.)
    2021-03-27 17:09:12下载
    积分:1
  • cordic算法verilog实现代码
    采用verilog编写的经典的cordic算法,旋转模式,亲测可用,经过了9次旋转。cordic算法采用不断旋转求出正弦余弦值,是一种有效地迭代算法
    2022-07-04 20:40:51下载
    积分:1
  • 61EDA_D888
    基于Verilog HDL出租车计费系统的研制(Based on Verilog HDL Taxi Accounting System)
    2010-01-07 18:30:10下载
    积分:1
  • OFDM_CP
    ofdm系统的matlab实现,包括插入导频信号和循环前缀(Matlab implementation of ofdm system, including inserted pilot frequency signal and the cyclic prefix)
    2013-05-29 10:10:23下载
    积分:1
  • FGPA,Verilog,Xilinx,Siga-S16
    应用背景上传的是Verilog  FPD版教学!本人还会陆续的上传Xilinx 开发板能用到的部分程序,对于初学FPGA的朋友可以进来看一下!!关键技术主要是针对初学FPGA朋友上传的资料,以后还会传源代码的!!用的是Verilog语言,开发板是Xilinx的。
    2022-08-06 23:22:25下载
    积分:1
  • uart766
    ---实现的部分VHDL 程序如下。   --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 downto 0) --- parity <= parity xor rsr(7) --- elsif std_logic_vector(length_no) = “1010” then --- rbr <= rsr --接收移位寄存器数据进入接收缓冲器--- ...... --- end if(--- achieve some VHDL procedure is as follows.--- Elsif clk1x event and then a clk1x = s--- if td_logic_vector (length_no))
    2007-06-02 12:44:31下载
    积分:1
  • 汉/解码器
    应用背景执行汉明编码和解码的32bit数据。关键技术Verilog代码的执行,汉明码在单时钟周期的32位数据编码。 ;Verilog代码进行汉明编码解码和单时钟周期的32位数据纠错。 ;试验台包括验证码。 ;在artix-7 100t现场可编程门阵列测试。简化的界面。
    2023-03-26 14:00:03下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载