登录
首页 » VHDL » 电子设计大赛作品_音频信号分析仪的FPGA源码(一等奖)

电子设计大赛作品_音频信号分析仪的FPGA源码(一等奖)

于 2022-05-27 发布 文件大小:7.23 MB
0 152
下载积分: 2 下载次数: 2

代码说明:

电子设计大赛作品_音频信号分析仪的FPGA源码(一等奖)-Electronic Design Competition works _ audio signal source analyzer FPGA (first prize)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 交通灯电路,南北方向和东西方向分别按绿灯、黄灯、左拐灯、黄灯、红灯的顺序两灭,数码管显示相应的灯亮的时间的倒计时。已通过编译和仿真。...
    交通灯电路,南北方向和东西方向分别按绿灯、黄灯、左拐灯、黄灯、红灯的顺序两灭,数码管显示相应的灯亮的时间的倒计时。已通过编译和仿真。-Traffic light circuit, north-south direction and east-west direction respectively green, yellow light, left light, yellow light, red light destroy the order of two, a digital LED display lights the corresponding period of the countdown. Has passed the compilation and simulation.
    2023-02-22 23:25:03下载
    积分:1
  • Vhdl实现计算exp功能 在apex20k上经过验证
    Vhdl实现计算exp功能 在apex20k上经过验证-Vhdl achieve in terms exp function on proven apex20k
    2022-07-21 03:19:31下载
    积分:1
  • 利用fpga实现的DDS,可输出正弦波,输出频率可调
    利用fpga实现的DDS,可输出正弦波,输出频率可调-FPGA realization of the use of DDS, sine wave output, output frequency adjustable
    2022-01-28 18:28:31下载
    积分:1
  • Written in the quaters of the size of the comparator output, verilog language wr...
    在quaters下写的比较数的大小输出,verilog语言写的,具有状态机和存储器-Written in the quaters of the size of the comparator output, verilog language written with the state machine and memory
    2022-02-26 07:00:13下载
    积分:1
  • gmsk
    利用fpga实现gmsk的调制并仿真,全部代码(Fpga implements gmsk)
    2020-12-24 00:09:06下载
    积分:1
  • 通过VHDL语言的例子,通过乒乓球运动FPGA原型楚原型(1章)
    应用背景FPGA原型的VHDL例子提供一系列清晰,易于遵循的快速代码开发模板;大量的实际例子来说明和强化的概念和设计技术;现实可实施的项目和测试在Xilinx原型板;深入探索和Xilinx PicoBlaze软核微处理器。关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。
    2022-03-18 13:19:49下载
    积分:1
  • fft_16
    基于FPGA用verilog语言实现16点FFT(16-point FFT FPGA-based verilog language)
    2021-04-18 15:28:51下载
    积分:1
  • USB_xilinx_vhdl
    说明:  Giao tiep Univesan ...
    2020-06-20 03:00:02下载
    积分:1
  • matlab_dsp_building
    matlab dsp building fpga(matlab dsp building )
    2009-12-30 09:23:38下载
    积分:1
  • 基于dds的波形发生器
    说明:  DDS的基本原理主要由五部分组成,分别是;相位累加器,正弦波形存储器,数模转换器,低通滤波器和时钟,将相位累加器输出的数据作为地址,用来查询表的数据,将取出的正弦数据通过数模转换器输出模拟信号,模拟信号再通过一个低通滤波器输出纯净的正弦波信号。(The basic principle of DDS is mainly composed of five parts: phase accumulator, sinusoidal waveform memory, digital to analog converter, low-pass filter and clock. The output data of phase accumulator is used as address to query the data of table. The extracted sinusoidal data is output analog signal through digital analog converter, and the analog signal is output pure sine through a low-pass filter Wave signal.)
    2020-09-16 23:34:30下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载