-
vhdl 计数器源程序,大家看看吧
vhdl 计数器源程序,大家看看吧...
vhdl 计数器源程序,大家看看吧
vhdl 计数器源程序,大家看看吧-vhdl counter source, we see it vhdl counter source, we see it
- 2022-08-21 00:34:32下载
- 积分:1
-
sine_cordic
generate sine wave. Inputs : Amplitude, phasein, frequency
- 2013-07-22 10:25:41下载
- 积分:1
-
一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Xilinx公司的ml505 FPGA上的位码文件和配置文件,可以直接下载使用!...
一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Xilinx公司的ml505 FPGA上的位码文件和配置文件,可以直接下载使用!-A VHDL design with the use of powerful 32-bit CPU, this file contains the Xilinx company on the ml505 FPGA code and configuration files, you can direct download!
- 2022-09-06 15:15:02下载
- 积分:1
-
m序列生成VHDL代码
伪随机m序列VHDL代码,生成多项式为1+x+x^7 (203),包括代码文件.vhd和模块文件.bsf以及仿真波形,可直接添加到工程中使用。
- 2023-02-01 13:50:03下载
- 积分:1
-
tongbu
使用VERILOG开发时钟同步算法,能够从数据信号中提取时钟信息,(Clock synchronization algorithm using VERILOG developed to extract the clock from the data signal information,)
- 2020-11-11 12:39:44下载
- 积分:1
-
vhdl按键检测
基于vhdl的按键检测程序。可以有效消除抖动(vhdl key dectect program)
- 2018-02-26 23:48:35下载
- 积分:1
-
booth4
4位的booth算法加法器,对计算机组成原理的学习有帮助,verilog语言编写(4-bit adder booth algorithm, the learning of computer organization help, verilog language)
- 2010-09-27 04:49:51下载
- 积分:1
-
基于Verilog HDL的完整数字跑表工程,在试验机台上运行验证通过了的。
用8位7段数码管分别显示微妙,秒,分。
有开始,暂停,复位功能。
学习...
基于Verilog HDL的完整数字跑表工程,在试验机台上运行验证通过了的。
用8位7段数码管分别显示微妙,秒,分。
有开始,暂停,复位功能。
学习VerilogHDL的经典例子,添加了显示功能。-Complete Verilog HDL-based digital stopwatch works in the test machine is running verify pass the platform. With 8-bit 7-segment digital tube showed the delicate, seconds, minutes. Has started, pause, reset. Learning VerilogHDL classic example of adding a display.
- 2022-12-27 19:50:04下载
- 积分:1
-
很不容易找到的资料,基于VHDL的频率计设计 希望有用
很不容易找到的资料,基于VHDL的频率计设计 希望有用-Not easy to find information on the frequency meter based on the VHDL design seek to help
- 2022-04-21 13:02:06下载
- 积分:1
-
超大规模集成电路的VHDL基本编码…………
- 2022-03-26 19:32:17下载
- 积分:1