登录
首页 » VHDL » RS码译码器

RS码译码器

于 2022-06-03 发布 文件大小:335.08 kB
0 140
下载积分: 2 下载次数: 1

代码说明:

采用VHDL语言实现基于BM算法的RS译码器,附件为整个工程文件,内附波形仿真图。程序在QUARTUS II 9.0下仿真通过

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • alu
    this file is vhdl code of alu
    2016-05-29 16:35:58下载
    积分:1
  • pe1lca
    vhdl code for programming
    2012-11-22 21:37:52下载
    积分:1
  • Hynix公司8M Byte SDR SDRAM的Verilog语言仿真实现
    Hynix公司8M Byte SDR SDRAM的Verilog语言仿真实现-Hynix" s 8M Byte SDR SDRAM Simulation of the Verilog language
    2022-01-27 22:19:48下载
    积分:1
  • VHDL洗衣机控制器设计
    洗衣机控制器的实现功能: 1.使用了一个按键实现洗衣程序的手动选择,在洗涤、漂洗、脱水、漂洗+脱水、洗涤+漂洗+脱水五个模式中进行自由选择。 2.用灯显示洗衣机的工作状态,在设计中共使用了6个LED 灯,其中三个灯显示洗衣机的工作模式(共五种模式),另外三个灯显示工作模式中正在进行的工作模式。 3.数码显示管倒计显示每个状态的工作时间,并且也可显示预约的时间。 4.全部过程结束后,会发出一个结束信号,会发出一个5秒的持续报警信号。 5.一个按键实现暂停洗衣和继续洗衣的控制,暂停后继续洗衣应回到暂停之前保留的状态,并且设置一个灯,当洗衣机暂停时,灯亮,继续运行时,灯灭。 6.三个过程的时间使用者可自行设定,系统默认是设定好的时间,使用者如想改变时间,可拉低系统默认按钮,再分别拉高button1、button2、button3,每拉高一次,相应时间+1。
    2022-07-12 06:03:43下载
    积分:1
  • responder3
    说明:  基于VHDL的多路抢答器,用LCD12864进行显示(Multiplex answering device based on VHDL is displayed with LCD12864)
    2019-06-17 15:29:31下载
    积分:1
  • 用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260
    用verilong hdl语言编写的数据采样程序,A/D采用的是TLC5260-Verilong hdl language used data sampling procedures, A/D using the TLC5260
    2023-04-01 09:25:04下载
    积分:1
  • FPGA_Timing_Constraints_byCamp
    简要地说明时序约束的内容,对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)
    2013-10-30 23:20:53下载
    积分:1
  • Multisim
    multisim 程序 使用教程 详细明了清楚(multisim tutorial program uses more clearly understand)
    2010-09-15 22:56:42下载
    积分:1
  • DE2_70_TV
    de2 70 开发板的演示程序,verilog语言编写,视频输入输出(de2 70 development board demo program, verilog language written, video input and output)
    2013-04-09 19:29:51下载
    积分:1
  • or2a
    使用vhdl语言设计一位全加器,在仪器上下载并实现LED灯的闪亮(A full adder design)
    2013-09-26 18:24:15下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载