登录
首页 » VHDL » VHDL 快速参考手册,简要概括了VHDL,非常适合做开发参考

VHDL 快速参考手册,简要概括了VHDL,非常适合做开发参考

于 2022-06-13 发布 文件大小:169.62 kB
0 80
下载积分: 2 下载次数: 1

代码说明:

VHDL 快速参考手册,简要概括了VHDL,非常适合做开发参考-VHDL Quick Reference Guide, a brief summary of VHDL, is well suited to do the development of reference

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FFT
    FFT with fix point 2*N
    2013-10-06 15:38:38下载
    积分:1
  • HDL的例子源代码3 / 5
    HDL example source code 3/5 jkff_a
    2022-07-26 15:52:59下载
    积分:1
  • SPI_UART
    SPI读写AD9361,通过串口回读关键寄存器读写是否正确。(SPI reads and writes AD9361, reads and writes the key registers correctly through the serial port.)
    2018-11-19 10:54:24下载
    积分:1
  • iic
    说明:  通过iic总线实现数据的读和写,以及基于的modelsim测试。(Through the iic bus to achieve data reading and writing,and based on the modelsim test.)
    2019-10-08 15:04:32下载
    积分:1
  • 一个8位处理器结构,源码分析
    说明:  关于一个8位处理器的分析,和源代码,VHDL语言设计,经过测试(on an eight processors, and source code, VHDL design, the test)
    2005-12-27 21:39:45下载
    积分:1
  • 计数器的 vhdl 代码
    我们使用此代码开发 plc 在 fpga 硬件计数器的程序
    2023-02-08 13:05:03下载
    积分:1
  • GFverilog-hdl
    伽罗华域的乘法器的设计,使用有限域设计乘法器(Galois field multiplier design, the use of finite field multiplier design)
    2011-05-01 13:19:22下载
    积分:1
  • cpld下在线资料ByteBlaster
    cpld下在线资料ByteBlaster-CPLD under the online information ByteBlaster
    2022-04-14 21:44:13下载
    积分:1
  • EDA设计实验,用VHDL编写的数字时钟代码,能显示分,秒,小时。根据所设置的频率不同,能够调整时间快慢。...
    EDA设计实验,用VHDL编写的数字时钟代码,能显示分,秒,小时。根据所设置的频率不同,能够调整时间快慢。-EDA design of experiments, prepared by VHDL code digital clock showing the hours, seconds, hours. According to the frequency of different settings, time to adjust speed.
    2022-10-28 17:25:03下载
    积分:1
  • float_multi
    说明:  FPGA Verilog浮点数乘法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核(FPGA Verilog floating-point multi operation, using single precision floating-point decimal format, the accuracy of the operation results can be set, can be packaged into IP core)
    2020-07-02 01:20:01下载
    积分:1
  • 696518资源总数
  • 105540会员总数
  • 37今日下载