-
LCD1602_B
说明： Verilog实现液晶1602显示,学习使用(Verilog LCD1602)
- 2009-08-09 10:57:02下载
- 积分：1
-
ADC
AD转换的Matlab程序，将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器/计数器获得数字值(AD conversion of the Matlab program, the input voltage is converted into a time (pulse width signal) or a frequency (pulse frequency), and then to obtain a digital value by the timer/counter)
- 2012-12-18 11:01:40下载
- 积分：1
-
xilinx provided on the FPGA hardware design timing constraints of the amount of...
xilinx公司提供的关于FPGA硬件设计的额时序约束参考资料-xilinx provided on the FPGA hardware design timing constraints of the amount of reference material
- 2023-06-26 19:00:04下载
- 积分：1
-
JIAOTONGDENG
用VERILOG实现 交通灯控制，且运行正确，希望有帮助(Use VERILOG implementation traffic light control, and operation right, hope to have help)
- 2014-01-05 20:38:03下载
- 积分：1
-
callback
说明： This is code of UVM CALLBACK function.
- 2020-06-24 15:40:02下载
- 积分：1
-
Several Example FPGA design contest
几个fpga竞赛的设计例-Several Example FPGA design contest
- 2022-09-16 03:50:03下载
- 积分：1
-
N-bits-by-M-bits
这是一个verilog代码实现的常用乘法器。设计的是通用N比特乘M比特的二进制乘法器(This is a common multiplier verilog code. Design of a generic N bits by M bits of the binary multiplier)
- 2013-10-05 19:44:52下载
- 积分：1
-
Implement the 7 segment diplay on spartan 3
Implement the 7 segment diplay on spartan 3
- 2022-02-10 04:28:00下载
- 积分：1
-
基于VHDL数字钟的设计与分析
数字钟是一种用数字电路实现时，分，秒计时的装置，与机械性时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字中从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及实现方法。且由于数字钟包括组合逻辑电路和时序电路，通过它们可以进一步学习与掌握各种组合逻辑电路和时序电路的原理与使用方法。
- 2022-07-10 01:55:17下载
- 积分：1
-
常用小程序一应俱全
一些常见的小模块，自己写的，可能不是特别好，仅供参考，主要是分频器、计数器和数码管的显示
- 2022-07-24 04:15:27下载
- 积分：1
