登录
首页 » VHDL » digital scan conversion modules, the digital content can scan, which can also be...

digital scan conversion modules, the digital content can scan, which can also be...

于 2022-06-14 发布 文件大小:34.50 kB
0 140
下载积分: 2 下载次数: 1

代码说明:

数码扫描显示转换模块,可以对数码内容进行扫描,同时可进行转换-digital scan conversion modules, the digital content can scan, which can also be converted

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于交叉开关的路由器
    路由器是Noc的重要组成部分。本文实现了一个简单的Noc路由器。该路由器的主要单元包括FIFO缓冲区、路由单元、控制单元、交叉开关和仲裁单元。在这种情况下,使用XY路由算法。这里没有使用流量控制机制。仲裁器的输出决定了纵横开关的选择线。这里5到1个mux构成一个纵横制交换机。有5个仲裁单位。存在5个路由逻辑单元。每个端口都有自己的路由单元。路由单元的输出包括本地、北、南、东和西。ie输出是一个5位向量。此输出的第0位表示本地端口,第1位表示北,第2位表示南等。对于本地仲裁器输入,是所有t的第0位
    2023-03-10 19:25:03下载
    积分:1
  • 用VHDL编写简单的直流电机控制方法.供大家参考.
    用VHDL编写简单的直流电机控制方法.供大家参考.-use VHDL to prepare a simple DC motor control methods. For your reference.
    2022-07-09 16:31:01下载
    积分:1
  • Decoder_CC_P
    Convolotional Decoding Based on Viterbi Algorithm
    2021-05-13 16:30:02下载
    积分:1
  • 输入正确密码显示绿灯亮 错误时红灯亮并发出警报 运行环境为matplaux 2...
    输入正确密码显示绿灯亮 错误时红灯亮并发出警报 运行环境为matplaux 2-a afdg jhg dfgh r fbnrfer
    2023-02-24 12:15:03下载
    积分:1
  • ldpc
    低密度校验码 ,很好用的代码,功能已经实现编码和译码(fpga ldpc)
    2014-04-09 10:24:51下载
    积分:1
  • FPGA实现数字跑表
    自己完成的项目,成功用vhdl语言实现数字跑表,可存储。
    2022-05-17 20:34:58下载
    积分:1
  • ViterbiAlg
    说明:  Viterbi译码,IS-95中的1/2码率的卷积码(Viterbi decoding, IS-95 of 1/2 the rate Convolutional Codes)
    2006-04-11 14:10:58下载
    积分:1
  • build synthesizer on a de2 dev fpga board
    build synthesizer on a de2 dev fpga board
    2023-07-24 00:25:04下载
    积分:1
  • 数字电压表程序
    基于FPGA的数字电压表 两种方案 一种VHDL一种Verilog(Digital voltmeter based on FPGA)
    2018-04-04 21:33:14下载
    积分:1
  • 作者:新舜唐日期:2008
    --author: Suntion Tang --date: 2008-6-7 -- two warning --modify: By Suntion Tang at 2008-6-14 --description: 顶层文件,由于此系统简单, -- 且底层文件不多,故放弃原理图描述,采用VHDL语言描述-author: Suntion Tang date: 2008-6-7 two warning modify: By Suntion Tang at 2008-6-14 description: the top-level documents, as a result of this system is simple, and not more than the bottom of a document, they give up the schematic description of the use of VHDL language description
    2022-04-23 09:59:29下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载