登录
首页 » VHDL » digital scan conversion modules, the digital content can scan, which can also be...

digital scan conversion modules, the digital content can scan, which can also be...

于 2022-06-14 发布 文件大小:34.50 kB
0 128
下载积分: 2 下载次数: 1

代码说明:

数码扫描显示转换模块,可以对数码内容进行扫描,同时可进行转换-digital scan conversion modules, the digital content can scan, which can also be converted

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 使用CORDIC实现直角坐标的转换,用VHDL乙酰胆碱…
    利用cordic实现直角坐标与极坐标的转换,用vhdl实现-use cordic achieve very Cartesian coordinates with the conversion, with vhdl achieve
    2022-03-25 16:23:25下载
    积分:1
  • 本代码是实现了lwip协议栈,可以移植到其他类型的嵌如式操作系统上
    本代码是实现了lwip协议栈,可以移植到其他类型的嵌如式操作系统上-This code is to achieve a lwIP protocol stack can be ported to other types of embedded operating systems such as the type
    2022-03-18 10:40:22下载
    积分:1
  • 8位CPU软核设计与应用研究
    8位CPU软核设计与应用研究-8-bit CPU design and application of soft-core research .......
    2022-03-21 23:18:32下载
    积分:1
  • 伺服电机控制
    伺服电机 RC 伺服电机是的电机的位置可以从外部控制的一种。他们是小巧、 紧凑而且相当便宜。所以他们大多用在机器人项目。轴的旋转角度是限于 270 度左右。 典型的 RC 伺服有三个连接。 黑色: Gnd 红色: 电源 (5 VDC) 白色: 控制销 (PWM) 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-05-29 22:19:02下载
    积分:1
  • chuankou
    说明:  本实验为UART回环实例,实验程序分为顶层unrt_top、发送模块uart_tx、接收模块 uart_rx,以及时钟产生模块clk_div。uart_rx将收到的包解析出8位的数据,再传送给 uart_tx发出,形成回环。参考时钟频率为100MHz,波特率设定为9600bps。(This experiment is an example of UART loop. The experimental program is divided into top-level unrt_top, sending module uart_tx, receiving module uart_rx, and clock generation module clk_div. Uart_rx parses the received packet into 8 bits of data and sends it to uart_tx to send out, forming a loop. The reference clock frequency is 100 MHz and the baud rate is set to 9600 bps. stay)
    2020-06-24 01:40:02下载
    积分:1
  • 本文是自已写的电子密码锁的详细开发过程,用的是Modelsim进行仿真实现,打开文档lzp...
    本文是自已写的电子密码锁的详细开发过程,用的是Modelsim进行仿真实现,打开文档lzp-This article is written in their own electronic locks detailed development process, using a ModelSim simulation achieved, open the document lzp
    2022-01-25 15:10:58下载
    积分:1
  • 电子闹钟:基于fpga的电子闹钟设计,采用模块化方式
    电子闹钟:基于fpga的电子闹钟设计,采用模块化方式-Electronic alarm: FPGA-based electronic alarm clock design, modular approach
    2022-02-06 03:24:59下载
    积分:1
  • 能够实现8位的无符号数的乘除法,模拟了笔算的过程
    2022-12-11 10:00:03下载
    积分:1
  • wp_max_flash
    FPGA中FLASH配置控制源码,VHDL和Verilog(FPGA source code in the FLASH configuration control, VHDL and Verilog)
    2007-12-11 15:57:15下载
    积分:1
  • classic-examples-of-Verilog
    一些verilo的经典实例,非常适合初学者(verilo of the classic examples, for beginners)
    2011-08-01 09:01:34下载
    积分:1
  • 696518资源总数
  • 106161会员总数
  • 5今日下载