-
一个比较经典的用VHDL实现的FIFO论文
一个比较经典的用VHDL实现的FIFO论文-Instance, the birthday of power wilt lift stamp cavity using VHDL wife of mother
- 2023-02-23 09:35:03下载
- 积分：1
-
ofdm_cp_insertion
ofdm_cp_insertion add/remove CP
- 2015-01-29 21:25:47下载
- 积分：1
-
VHDL实现ALU的源代码，并且提供了一个详细的testbench！
VHDL实现ALU的源代码，并且提供了一个详细的testbench！-ALU VHDL source code, and provide a detailed testbench!
- 2022-03-12 21:14:39下载
- 积分：1
-
SimpleVOut-master
SimpleVOut (SVO) is a simple set of FPGA cores for creating video signals
in various formats. The cores connect using AXI-streams. Most configurations
(resolution, framerate, colordepth, etc.) are set at compile-time using
Verilog parameters. See svo_defines.vh for details on those parameters.
- 2020-06-24 21:20:01下载
- 积分：1
-
使用硬件描述语言(VHDL)的实现或门
entity or1 is(a,b:in std_logic;y:out std_logic);architecture dataflow of or1 isbeginy
- 2022-03-11 13:09:15下载
- 积分：1
-
Verilog_Basic
说明： Verilog 入门,如果你要很了解Verilog你不用先谖完一本厚厚的书还弄不清楚Verilog到底在干啥事,这份资料有助於快速了斛Verilog(Verilog Basic, If you try very hard to understand verilog by read a thick book, try read this first you will get a quick understanding of verlog.)
- 2010-03-19 09:02:22下载
- 积分：1
-
DE2_UserManual
DE2使用手册，介绍DE2的所有组成元件，使用方法，还有相应的实例。(DE2 User Manual, describes all the components DE2 components, using the method, there is a corresponding instance.)
- 2010-11-14 12:43:48下载
- 积分：1
-
ultractr源码，XPS技术，基于PPC平台
ULTRACTR的源码，xps工程实现，基于PPC平台-ULTRACTR source code, xps engineering, based on the PPC platform
- 2022-01-28 09:49:38下载
- 积分：1
-
rs_204_188----v1.0
RS 编码和解码Verilog Code, 实现了RS（204,188)的编码和译码；(RS Coding and Decoding Verilog code， implement RS（204,188) )
- 2021-03-25 20:29:14下载
- 积分：1
-
VHDL分频程序
我用的是二进制分频的方法，这种分频方法的分频只能是2n次方，有限制，但是很方便
- 2022-03-21 03:53:50下载
- 积分：1
