登录
首页 » Verilog » 鲍伍利乘数

鲍伍利乘数

于 2022-06-14 发布 文件大小:2.16 MB
0 147
下载积分: 2 下载次数: 1

代码说明:

鲍伍利乘数用于 2 四位二进制数比普通的那种使用更少的触发器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ahbapb
    说明:  AMBA2.0标准的AHB2APb桥,代码通过验证(AMBA2.0 standard AHB2APb Bridge, through the verification code)
    2008-11-30 23:57:31下载
    积分:1
  • 15-04-0218-01-004a-ieee802-15-4-mac-overview
    THE IMPLENTATION OF THE MAC PROTOCOL USING THE FPGA ALTERA 3
    2013-04-18 20:04:49下载
    积分:1
  • 基于FPGA的串口通信设计
    本代码我们做的是“回环测试”,上微机首先通过串口通信发送数据到FPGA,FPGA接收到数据以后再将其发回给上位机,通过观察上位机的数据显示窗口,我们就能确定基于FPGA的串口数据手法是否正确。
    2023-08-30 18:35:04下载
    积分:1
  • clock
    EDA用maxplus2开发设计的简易数字钟,适合初学者,vhdL语言(EDA maxplus2 in development and design of simple digital clock, is suitable for beginners, vhdL language )
    2011-10-03 20:50:23下载
    积分:1
  • dac5686
    在FPGA上编写的通过SPI总线配置外部DAC芯片DAC5686的程序,通过板级调试,验证可用。程序通过状态机实现,将需要配置的寄存器值转为SPI总线的数据格式发送出去。 (Configure external DAC chip DAC5686 via SPI bus program on FPGA written by board-level debugging, verification is available. Program through the state machine, you will need to configure the register values 椠渀琀漀 SPI bus data format sent.)
    2014-09-11 11:05:20下载
    积分:1
  • Synopsys-RTLSystemC
    synopsys的systemc和RTl书籍清晰电子版,专业权威的EDA公司的培训资料(synopsys of systemc and RTl clear electronic version of books, professional authority of the EDA company' s training materials)
    2010-08-11 11:49:49下载
    积分:1
  • 8b10bEncoderDecoder-SourceCode (1)
    说明:  lattice的官方8b10b代码, 1012年版本,diamond3.5编译。(lattice 8b10b encoder decoder code)
    2020-08-31 14:58:10下载
    积分:1
  • eBook_Verilog_HDL--Guide_to_Digital_Design_Synthes
    说明:  对于有经验的用户和新用户写的,这本书给您的Verilog HDL的广泛报道。该书强调了实际设计和验证的角度,而不是只注重Verilog的语言方面。(Written for both experienced and new users, this book gives you broad coverage of Verilog HDL. The book stresses the practical design and verification perspective ofVerilog rather than emphasizing only the language aspects. )
    2010-04-15 01:27:30下载
    积分:1
  • FIR 滤波器石英项目
    数字信号处理器 (DSP) 应用低功耗有限脉冲响应 (FIR) 滤波器。因为它是数据通路的算术建筑变化,提出的体系结构可以应用于任何分层的体系结构,功率在哪里的主要制约因素。设计了研发的 Verilog HDL 模型。
    2023-02-01 14:45:03下载
    积分:1
  • qpsk
    QFSK的调制与解调,用C写的主程序,汇编写的调制与解调的子程序(QFSK the modulation and demodulation, with the main program in C, compile writing, the modulation and demodulation of the Subprogram)
    2020-07-01 19:20:02下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载