登录
首页 » Verilog » 鲍伍利乘数

鲍伍利乘数

于 2022-06-14 发布 文件大小:2.16 MB
0 145
下载积分: 2 下载次数: 1

代码说明:

鲍伍利乘数用于 2 四位二进制数比普通的那种使用更少的触发器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ENDAT2.2-Code
    海德汉绝对式编码器代码,VHDL语言编写(Heidenhain absolute encoder code, VHDL language)
    2021-04-26 11:18:45下载
    积分:1
  • ppm解码器
    说明:  使用verilog实现ppm解码器,功能仿真通过,附设计说明,THU微纳电子系ic设计课大作业。(a ppm decoder written in VerilogHDL, a design document is available)
    2020-11-26 20:09:31下载
    积分:1
  • ces_svtb_2011.12
    synopse sv培训lab,是学习systemverilog非常好的资料,放心下载。(synopsis sv training lab)
    2021-04-19 11:18:51下载
    积分:1
  • Verilog--HDL
    本书是一本关于VERILOG方面的专业书籍,是通往FPGA设计的基础书籍,值得一看。(thsi is a book of VerilogHDL,also a basic book to master.)
    2016-07-31 13:44:09下载
    积分:1
  • LATTICE_ASYNFIFO
    LATTICE FPGA FIFO 程序例程,工程详细,全部源代码上传 (LATTICE FPGA FIFO routine, detailed engineering, all source code uploaded)
    2013-09-09 11:10:01下载
    积分:1
  • sumador 4 位空格 de 2 numeros hexadecimales con resultado en 十进制 en 联合国显示德 7 segmentos 语言
    电路建模在总和 2 的 4 位十六进制的数字,将结果转换为十进制数和显示上 7 分割数据的语言。
    2022-03-03 02:22:21下载
    积分:1
  • Verilog模块的缓存设计
    这是 ;一种缓存设计的Verilog代码,使用先进先出算法。大约2000行代码,该程序包含缓存替换算法的实现。图像规则的选择,以及所有的模拟。这个设计有很多模块。这是包含所有的额外的模块,电路和所需的执行。
    2022-02-07 14:00:32下载
    积分:1
  • iic master
    iic master 通过FPGA验证··成功对eeprom读写操作 clk_div:FPGA 板子分频时钟,满足SCL时钟线速度达400KB main_state.v:顶层状态机,控制master接口整个工作过程 scl_generator.v:master接口,有SCL状态机产生器和master接口状态机两部分组成 mainsmtb.v:在modelsim环境下的仿真激励 top.v设计顶层模块
    2022-12-31 21:25:37下载
    积分:1
  • JTAG_Example0_Verilog
    一个Verilog的JTAG程序例子,包括完整的说明文档和源文件。(tap_top.v This file is part of the JTAG Test Access Port (TAP) http://www.opencores.org/projects/jtag/ Author(s): Igor Mohor (igorm@opencores.org))
    2021-04-27 13:48:44下载
    积分:1
  • hdlc
    hdlc协议的封装与解析,fsc校验,完整的例程代码(Decode and Encode an HDLC packet ,using FCS16 calculation)
    2015-09-21 11:20:55下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载