-
VHDLDesignandFPGAImplementationofLDPCDecode
说明: 一篇关于LDPC解码算法的FPGA用VHDL实现的PDF文件,老外写的,还可以,可以参考,欢迎大家下载!(A PDF about the FPGA implementation of LDPC algorithm, written by foreigners, but also, you can refer to, welcome to download!)
- 2020-03-23 20:33:51下载
- 积分:1
-
8832135
一个具有“百分秒,秒,分”计时功能的数字跑表,可以实现一个小时以内的精确至百分之一秒的计时。
数字跑表的显示读者可以通过编写数码管显示程序来实现,本训练只给出数字跑表的实现过程。
读者还可以通过增加小时的计时功能,实现完整的跑表功能。(A " percentage of seconds, seconds, minutes," digital stopwatch timer can be achieved within an hour of precision to the hundredth of a second time. Digital stopwatch readers can display the digital display through the preparation of procedures to achieve, given the training is only the realization of the process of digital stopwatch. Readers can also function to increase hours of time to achieve full stopwatch function.)
- 2009-04-09 13:20:35下载
- 积分:1
-
EDAcodelock
能够在EDA环境下实现四位十进制数字密码锁的设置与开锁功能,并能更改使用密码,还可以防止抖动(EDA environment to achieve four decimal code lock and unlock function of the settings and change the use of passwords, but also to prevent the jitter)
- 2009-05-07 09:44:30下载
- 积分:1
-
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。-Verilog HDL prepared by the five-frequency circuits. Clock using two phase logic role.
- 2022-03-28 17:01:44下载
- 积分:1
-
比较适合初学学者,而且比较基础。描述的不全面,先看看吧...
比较适合初学学者,而且比较基础。描述的不全面,先看看吧-it‘s best book for beginner!
- 2022-01-22 16:09:31下载
- 积分:1
-
URAT 部分VHDL源码 大家多多支持 哈哈
URAT 部分VHDL源码 大家多多支持 哈哈 -VHDL source URAT part of U.S. support of Haha
- 2022-02-20 22:56:56下载
- 积分:1
-
adder8
8位加法器源代码,vivado实现编写。(8 adder Source, vivado achieve write.)
- 2015-12-01 20:35:55下载
- 积分:1
-
简易数字信号分析仪(眼图)
采用VHDL语言编写,此题为全国大学生电子设计竞赛题目,产生一个伪随机信号,并用时钟提取模块提取时钟,最终能在示波器上获得眼图,验证实验结果。此程序已经经过本人亲自验证,完全可用,可用于电赛培训之中。
- 2022-07-22 14:59:00下载
- 积分:1
-
vhdl_quick-learn
vhdl learnig material............
- 2015-08-07 19:09:24下载
- 积分:1
-
这个程序执行的复用与解复用
this program performs multiplexing and demultiplexing
- 2022-10-04 09:30:03下载
- 积分:1