登录
首页 » VHDL » here is realized simple FIFO stack in vhdl. very simple example, but very help...

here is realized simple FIFO stack in vhdl. very simple example, but very help...

于 2022-03-12 发布 文件大小:12.63 kB
0 119
下载积分: 2 下载次数: 1

代码说明:

here is realized simple FIFO stack in vhdl. very simple example, but very helpful.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Lab1_flash_led
    说明:  EGO_1流水灯显示代码步骤过程全都有适合初学者练手(EGO_1 nxoiaocijpwjcpoewopvkpowevko)
    2020-12-22 11:39:08下载
    积分:1
  • hapf
    单相混合有源电力滤波器的设计与控制,在matlab中的仿真模型,功能效果很好。(The design and control of single-phase hybrid active power filter in matlab simulation model, the function works well.)
    2012-12-11 16:17:23下载
    积分:1
  • Clock_1602
    基于FPGA的1602时钟显示,驱动1602显示时钟,矩阵键盘调时(1602 FPGA-based clock display, clock display driver 1602, when the transfer matrix keyboard)
    2011-06-29 00:58:51下载
    积分:1
  • VHDL数字系统设计和工程实践2,包含原理,真值表和原理图,以及VHDL源代码....
    VHDL数字系统设计和工程实践2,包含原理,真值表和原理图,以及VHDL源代码.-VHDL digital system design and engineering practice, one that contains principles, truth table and schematic, as well as VHDL source code.
    2022-08-10 05:59:32下载
    积分:1
  • FREEDEV数字应用开发板上的I2C总线IP核的verilog描述
    FREEDEV数字应用开发板上的I2C总线IP核的verilog描述-FREEDEV digital application development board I2C bus IP core verilog description of
    2022-03-28 16:58:18下载
    积分:1
  • 22_deadlock
    说明:  本例的源描述超过了演示版限制的300行, 如果您需要对其进行编译与模拟,请与北京理工大学 ASIC研究所联系,获取Talent系统的完全版本. 联系方法: 电话:010-68912434 (The source described in this case than the demo version of the 300 line limit, if you need to be compiled with the simulation, please contact ASIC Institute of Beijing Institute of Technology to obtain the complete version of Talent system. Contact: Tel :010-68912434)
    2008-09-09 18:11:58下载
    积分:1
  • codings
    wavelet transform of a signal,it is important and useful code to trans form frequency to time domain
    2013-11-10 15:10:32下载
    积分:1
  • 一些例子程序需要的话可以下来看看新手推荐
    一些例子程序需要的话可以下来看看新手推荐-Some examples of procedures can be down if necessary to see novice Recommended
    2023-02-24 02:05:03下载
    积分:1
  • 基于FPGA的自动售货机控制系统设计
    功能指标:1.完成对货物信息的存储、进程控制、钱币处理、余额计算和显示功能2.当总币值等于顾客需要的商品单价时,机器送出需要的商品;若总币值大于顾客需要的商品单价时,机器除提供所需商品外,并将余币退出;若总币值小于顾客需要的商品单价时,机器退出顾客投入的硬币。3.有重新开始(即取消交易)按钮,使整个系统恢复到初始状态。4.在一次投币只能购买一件货品的基础上,扩展为可以一次投币购买多种商品(在余额足够的情况下)。技术指标:1.假设自动售货机能够销售 4 种商品,初始数量设为 5 个,4 种商品的价格分别为 1 元、2 元、3 元和 4 元,允许投入 1 元、5 角。2.购买商品时投币时间有限制,不得超过 30 秒,在时间到后,自动售货机按不足钱数处理,退还全部硬币(1 元、5 角)。3.能够通过数码管显示投入的钱币的余额。4.每种销售的商品,数量和价格可以进行更改。4.在用数码管显示余额的基础上,增加显示四种商品的价格数量。
    2022-02-04 07:54:07下载
    积分:1
  • 托马斯的教科书Verilog。Verilog的托马斯在该领域的著名…
    Thomas课本中的verilog例子。Thomas的verilog在可编程期间领域很有名-Thomas textbook example of verilog. Verilog Thomas in the field during the famous programmable
    2022-03-07 05:06:40下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载