网站首页

登录

看门狗定时器

于 2022-06-14 发布文件大小:375.42 kB

 0  122

下载积分: 2 下载次数: 1

我要下载

代码说明：

使用IEEE.STD_LOGIC_1164.ALL; - 取消对以下库声明，如果用符号或无符号值using--算术功能 - 使用IEEE.NUMERIC_STD.ALL; - 取消对以下库声明如果instantiating--任何Xilinx基元在这代码.--库UNISIM; - 使用UNISIM.VComponents.all;实体看门狗端口（SYSRST：在STD_LOGIC; SYSCLK：在STD_LOGIC; WR：在STD_LOGIC; DATAIN：在STD_LOGIC_VECTOR（7 DOWNTO0）; RESETOUT：出STD_LOGIC; debugStates：出STD_LOGIC_VECTOR（1 DOWNTO0）; debugDivider：出STD_LOGIC; debugFlag：出STD_LOGIC）;年底看门狗，看门狗建筑行为issignal timeoutSelect：STD_LOGIC_VECTOR（1 DOWNTO0）;信号timerRestart：STD_LOGIC;信号timerEnable：STD_LOGIC;组件wdtcntl端口（调试：出STD_LOGIC_VECTOR（1 DOWNTO0）;系统时钟：在STD_LOGIC; SYSRST：在STD_LOGIC; WR：在STD_LOGIC; DATAIN：在STD_LOGIC_VECTOR（7 DOWNTO0）;重新启动：从STD_LOGIC; timerEnb：出STD_LOGIC; timerSel：出STD_LOGIC_VECTOR（1 DOWNTO0））;最终组件;组件wdt_timer端口（dbDivider：出STD_LOGIC; DBFLAG：出STD_LOGIC; SYSRST：在STD_LOGIC; SYSCLK：在STD_LOGIC;启用：在STD_LOGIC;重启：在STD_LOGIC; RESETOUT：出STD_LOGIC; timeoutSel：在STD_LOGIC_VECTOR（1 DOWNTO0 ））;结束部分; begincontroller：wdtcntl端口映射（debugStates，系统时钟，SYSRST，WR，DATAIN，timerRestart，timer

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FIR
本实验主要是在FPGA上实现FIR数字滤波器的功能，不仅有工程文件，还具有论文资料。(This experiment mainly realizes the function of FIR digital filter on FPGA, not only has the engineering document, but also has the thesis information.)

2020-10-05 11:27:38下载

积分：1
2。你可以以任何方式使用这个核心，无论是学术，商业，或
2. You may use this core in any way, be it academic, commercial, or -- military. Modified or not.-2. You may use this core in any way, be it academic, commercial, or-- military. Modified or not.

2022-02-15 13:22:40下载

积分：1
DA_TLC5620
是基于FPGA的5620的数模转换芯片底层的应用程序，希望有用。(Is a digital-analog converter chip underlying the 5620 FPGA-based applications, and I hope useful.)

2013-12-15 10:43:21下载

积分：1
展位乘数 VHDL 源代码
8位有符号编码的整数基改性

2022-06-14 01:22:33下载

积分：1
ix746
Nonlinear discrete system identification, It uses a pulse of consumer law, Partial least squares method.

2017-08-28 20:46:28下载

积分：1
ug_dsp_builder
本文是Altera公司编写的dspbuilder的设计方法，但是是英文原版的(This article is prepared by Altera Corporation dspbuilder design method, but it is the original English edition of)

2008-12-14 01:33:58下载

积分：1
Service-Manual-LG-TV-LCD-DISPLAY-models-2011
Service Manual LG TV LCD DISPLAY models 2011

2012-11-22 10:26:51下载

积分：1
Complete-RAM
ram 64KB designed by haneesh in verilog

2011-07-15 00:57:01下载

积分：1
xilinx公司的FPGA实现数字视频信号处理器。语言是VHDL。
xilinx公司的FPGA实现数字视频信号处理器。语言是VHDL。-Xilinx FPGA to achieve the company

2022-10-21 12:30:03下载

积分：1
xilinx-FPGA
xilinx FPGA技术详解,从设计流程到设计注意点(xilinx FPGA technology Detailed Design points, from the design process to)

2012-08-10 13:07:41下载

积分：1

696518资源总数
105895会员总数
18今日下载