登录
首页 » VHDL » 看门狗定时器

看门狗定时器

于 2022-06-14 发布 文件大小:375.42 kB
0 108
下载积分: 2 下载次数: 1

代码说明:

使用IEEE.STD_LOGIC_1164.ALL; - 取消对以下库声明,如果用符号或无符号值using--算术功能 - 使用IEEE.NUMERIC_STD.ALL; - 取消对以下库声明如果instantiating--任何Xilinx基元在这代码.--库UNISIM; - 使用UNISIM.VComponents.all;实体看门狗端口(SYSRST:在STD_LOGIC; SYSCLK:在STD_LOGIC; WR:在STD_LOGIC; DATAIN:在STD_LOGIC_VECTOR(7 DOWNTO0); RESETOUT:出STD_LOGIC; debugStates:出STD_LOGIC_VECTOR(1 DOWNTO0); debugDivider:出STD_LOGIC; debugFlag:出STD_LOGIC);年底看门狗,看门狗建筑行为issignal timeoutSelect:STD_LOGIC_VECTOR(1 DOWNTO0);信号timerRestart:STD_LOGIC;信号timerEnable:STD_LOGIC;组件wdtcntl端口(调试:出STD_LOGIC_VECTOR(1 DOWNTO0);系统时钟:在STD_LOGIC; SYSRST:在STD_LOGIC; WR:在STD_LOGIC; DATAIN:在STD_LOGIC_VECTOR(7 DOWNTO0);重新启动:从STD_LOGIC; timerEnb:出STD_LOGIC; timerSel:出STD_LOGIC_VECTOR(1 DOWNTO0));最终组件;组件wdt_timer端口(dbDivider:出STD_LOGIC; DBFLAG:出STD_LOGIC; SYSRST:在STD_LOGIC; SYSCLK:在STD_LOGIC;启用:在STD_LOGIC;重启:在STD_LOGIC; RESETOUT:出STD_LOGIC; timeoutSel:在STD_LOGIC_VECTOR(1 DOWNTO0 ));结束部分; begincontroller:wdtcntl端口映射(debugStates,系统时钟,SYSRST,WR,DATAIN,timerRestart,timer

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl,十进制加减计数器,输出计数序列信号
    vhdl,十进制加减计数器,输出计数序列信号-vhdl, decimal addition and subtraction counter, the output count sequence signal
    2022-02-07 17:03:29下载
    积分:1
  • LED
    按键控制数码管显示,从0到9显示,八位数码管(Button control digital tube display)
    2017-11-13 20:19:42下载
    积分:1
  • PrinciplesofVerifiableRTLDesignpart2
    非常好的verilog书 国际牛人写的 适合各个阶段学习的人(Very good Verilog books were written in the international cattle suitable for the various stages of learning)
    2007-09-28 11:26:38下载
    积分:1
  • fifo
    说明:  用FPGA完成256*8的存储器的读写操作( complete reading and writing 256* 8 memory with FPGA )
    2010-04-24 17:07:06下载
    积分:1
  • VHDL语言的cookbook,能够使你更快的学会使用VHdL
    VHDL语言的cookbook,能够使你更快的学会使用VHdL-cookbook
    2022-01-26 00:47:39下载
    积分:1
  • NRZ_2_Manchester_Moore
    this example exchanges the NRZ code to the MANCHESTER code with moore output
    2010-01-29 18:46:08下载
    积分:1
  • ahb2apb_bridge_verification-master
    ahb to apb master verification
    2021-03-23 22:09:15下载
    积分:1
  • 74HC161
    74ls161 基于verilog语言的实现 源程序在压缩包的hdl文件夹中(74ls161 language based on the realization of verilog source package in compressed folder hdl)
    2020-07-01 17:00:01下载
    积分:1
  • OFDM信道估计的LS算法的FPGA实现
    本程序用于实现OFDM信道估计的LS算法的硬件仿真,基于FPGA开发的VHDL编写,给出了各模块的仿真波形图,供大家交流参考。
    2023-02-25 09:55:04下载
    积分:1
  • Xilinx PicoBlaze的解释
    Xilinx picoBlaze explained
    2022-01-26 03:15:36下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载