登录
首页 » VHDL » 合众大公司XILINX_V4实验箱原理图

合众大公司XILINX_V4实验箱原理图

于 2022-12-12 发布 文件大小:1.17 MB
0 134
下载积分: 2 下载次数: 1

代码说明:

合众大公司XILINX_V4实验箱原理图-United XILINX_V4 large companies schematic experimental box

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Cordic 算法实现
    Cordic 算法,并用该算法实现 sin 和 cos 函数。 在这个 cordic 算法顶层下,有 4 个模块。分别为按钮脉冲检测 btnPulse,角度输入 ang,板卡显 示 disp,算法核心 cordic。 BtnPulse 按分频后的时钟间隔检测对应按钮位置,当检测到连续三次的结果依次为 0、1、1 时 发送一次按钮脉冲 pulse。pulse 被作为 ang 模块的时钟,在每个 ang 的上升沿,根据按钮的对 应位置将相应的数据进行增加或减少。 显示模块 disp 将进行运算后的对应的三角函数值对应到数码管上。其中,实现象限的功能是根 据在第二第四象限的 sin,cos 结果的绝对值与在第一象限相比是将 sin 值和 cos 值交换。而第三 象限的绝对值保持不变。因此,该程序实质上仅计算第一象限的三角函数值,位于其他象限的 在 disp 模块中改变了显示值。正负是通过判断哪种三角函数位于某个象限,通过少量组合逻辑 即可得到。 在 cordic 算法模块中,为了增加计算的精度,选择了进行 28 次迭代。而为了方便移位运算,将 角度数据长度拓展至 32 位,将 cordicPipeline 模块中的数据长度变为 52,由于在其他模块中使 用了 IEEE.STD_LOGIC_UNSIGNED,为了防止冲突,选择手动计算符号位。由于大部分运算均是 重复,因此只要在 cordic 模块中反复调用 cordicPipeline 模块即可,仅需为 cordicPipeline 模块添 加一个使能输入,当计数到 28 时使能失效,停止运算。
    2022-01-31 04:14:12下载
    积分:1
  • 4x4 KEYPAD median counter input, input their own definition of the median
    4X4 KEYPAD 的输入位数计数器,可以自己定义输入的位数-4x4 KEYPAD median counter input, input their own definition of the median
    2022-01-27 22:09:15下载
    积分:1
  • BPSK
    BINARY PHASE SHIFT KEYING
    2014-08-20 17:35:44下载
    积分:1
  • bit7_Binary_to_BCD_LED
    二进制转十进制BCD码 Verilog语言 quartusII(Binary to decimal BCD code Verilog language quartusII)
    2013-09-14 16:49:39下载
    积分:1
  • MCU_V_PWM_16bit
    单片机通过总线,将占空比和频率送到CPLD/FPGA中,并控制PWM输出.采用Verilog HDL语言编写。(Microcontroller by bus, the duty cycle and frequency sent to the CPLD/FPGA in, and control the PWM output. Using Verilog HDL language.)
    2020-10-29 09:19:57下载
    积分:1
  • CalcJavaCRC
    This programa execute calc of CRC by use a table.
    2014-08-21 23:04:30下载
    积分:1
  • edashuzipinlvji
    EDA/VHDL数字频率计,可编程逻辑门阵列,EDA课程设计(EDA/VHDL digital frequency meter, programmable logic gate array, EDA curriculum design)
    2013-04-16 17:00:58下载
    积分:1
  • ethernet_udp_ep4c_ok_final
    用ALTERA的FPGA实现UDP通信源代码(FPGA UDP)
    2015-04-27 01:15:36下载
    积分:1
  • ADC0809 VHDL控制程序,基于VHDL语言,实现对ADC0809控制.
    ADC0809 VHDL控制程序,基于VHDL语言,实现对ADC0809控制.-ADC0809 VHDL control procedures, based on the VHDL language, to achieve control of ADC0809.
    2023-01-22 19:10:03下载
    积分:1
  • 通过VGA接口获取视频输出的VHDL代码
    vhdl code for obtaining video output through vga port
    2022-02-04 13:35:30下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载