EDA VHDL modules commonly used procedure, the time
于 2022-07-02 发布
文件大小:3.06 kB
0 109
下载积分: 2
下载次数: 1
代码说明：
EDA中常用模块VHDL程序，不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ，25分频=2HZ，10分频=5HZ。稍微改变程序即可实现)-EDA VHDL modules commonly used procedure, the time- with a counter by the external input is required when the sub-frequency functions. Frequency Divider FENPIN1/2/3 (50 1HZ frequency = 25 = 2HZ-frequency, frequency = 10 points Stripper. A slight change in procedure can be realized)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
