-
flv的vhdl教学文件:在线调试
自己慢慢欣赏吧
flv的vhdl教学文件:在线调试
自己慢慢欣赏吧-flv file of VHDL Teaching: Online debug their慢慢欣赏吧
- 2022-05-22 02:55:52下载
- 积分：1
-
datamapping
Verilog实现数据映射，解决CPM调制中的比特流向符号的转化(Implement of data mapping with Verilog)
- 2021-03-15 16:29:22下载
- 积分：1
-
cnt24_t
这是二十四进制计数器的源程序，有需要的同学可以参照一下！(This is 24 hexadecimal counter source, needy students can refer to you!)
- 2008-12-22 09:29:29下载
- 积分：1
-
Designing Digital Down Conversion Systems with Altera CIC MegaCore and FIR Compe...
Designing Digital Down Conversion Systems with Altera CIC MegaCore and FIR Compensation Filter v6.1
- 2022-02-02 23:02:14下载
- 积分：1
-
SRAM
进阶实验之SRAM测试，由verilog编写，可直接对sram进行存写(Advanced SRAM test experiments, written by the verilog, can be stored directly on the sram write)
- 2011-08-18 01:58:56下载
- 积分：1
-
train_controler
train controler by verilog
- 2012-09-03 16:16:23下载
- 积分：1
-
CPU_Project_board
CPU 5级流水线实现（加hazard处理与板级验证，板级验证带有按键消抖）(5-stage pipelined CPU (plus hazard dealing with board-level verification, board-level verification with key debounce))
- 2020-12-03 09:29:25下载
- 积分：1
-
xapp from xilinx very hard to find and very usefull application note from the gr...
xapp from xilinx very hard to find and very usefull application note from the great firm from USA
- 2022-01-25 23:53:59下载
- 积分：1
-
基于FPGA的图像采集与处理系统
应用背景这是一个监控摄像头项目实施方使用FPGA OV7670，基于Wiki的OV7670仓鼠实施。基本的基本面都归功于这一实施；关键技术虽然在结构上相似，但他们在完全不同的系统上工作。为此，我使用80x60框架和使用VGA显示，拉伸，和时间是不同的。这是由于在硬件上可用的内存。采用3.3V电源，相机工作但颜色是有点扭曲。这是强烈建议3Vs使用最多。目前还存在一个监控摄像头的模式，该项目的附加工作正在进行中。现在，这个附加的状态只是部分地实现。在进行所有的代码提供，但只会使用Quartus类似的系统工作。正常捕获模式： ； ； ；30fps，12bit RGB，80x60生存模式，例如： ； ； ；30fps，12bit RGB，上半部分发挥正常，下半部分保存框架。生存模式，显示运动： ； ； ；30fps，12bit RGB，与之，与之，上半部甚至：展示什么游戏和，上半奇：显示保存的帧并在下半部分：显示被保存的帧 ； ； ；绿色像素：显示运动（由于γ车）
- 2022-02-10 14:38:16下载
- 积分：1
-
用VHDL语言写的，音乐演奏程序，范例歌曲为“青花瓷”片段。...
用VHDL语言写的，音乐演奏程序，范例歌曲为“青花瓷”片段。-Using VHDL language, and music performance procedures, examples of songs as
- 2022-05-30 16:58:33下载
- 积分：1
