登录
首页 » VHDL » FSK信号发生器,基于VHDL语言,好用的!

FSK信号发生器,基于VHDL语言,好用的!

于 2022-06-19 发布 文件大小:273.09 kB
0 127
下载积分: 2 下载次数: 1

代码说明:

FSK信号发生器,基于VHDL语言,好用的!-FSK signal generator, based on the VHDL language, useful!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vgav2
    This verilog vga test circuit
    2012-08-09 08:10:09下载
    积分:1
  • Verilog 编写的网卡DM9000A的IP核,altera公司寄的DE2系统中的源程序核...
    Verilog 编写的网卡DM9000A的IP核,altera公司寄的DE2系统中的源程序核-Verilog prepared DM9000A the IP core network card, altera company sent DE2 System source of nuclear
    2022-02-06 18:05:18下载
    积分:1
  • Digital Design and Modeling with VHDL and Synthesis
    Digital Design and Modeling with VHDL and Synthesis
    2023-06-22 18:35:14下载
    积分:1
  • Xilinx_FPGA_FFT_Application_Note
    Xilinx FPGA中FFT IP核的使用笔记,内部有FFT硬核的端口说明和具体设置以及源代码,对于数字信号处理研究人员,能图像处理、雷达成像、实时通信开发人员较多的开发时间!(Xilinx FPGA in the FFT IP core using a laptop internal hard core of the FFT port description and specific settings as well as the source code for digital signal processing, image processing, radar imaging, real-time communications developers more development time!)
    2013-04-23 09:34:31下载
    积分:1
  • Arty-Z7-20-hdmi-out-master
    Arty Z7 20 HDMI output
    2021-04-24 15:18:47下载
    积分:1
  • 一般网站上都有i2c master模块的代码,但很少有slave的代码,这里就是slave的代码,非常有用....
    一般网站上都有i2c master模块的代码,但很少有slave的代码,这里就是slave的代码,非常有用.-general website have i2c master module of code, but very few slave code, This is the slave code, very useful.
    2022-07-18 10:45:08下载
    积分:1
  • Routine application of this experiment in the Actel Flash architecture ProASIC3/...
    此实验例程适用于Actel Flash架构的ProASIC3/E系列FPGA,适合于FPGA及Verilog HDL的初学者,配套EasyFPGA030开发套件。-Routine application of this experiment in the Actel Flash architecture ProASIC3/E series FPGA, fit in the FPGA and Verilog HDL for beginners and supporting development kit EasyFPGA030.
    2022-05-14 23:14:31下载
    积分:1
  • asynchronous serial communication port of the FPGA, function (1) serial data rec...
    异步串口通信口在FPGA实现,功能有(1)串行数据接收的同步控制;(2) 串行数据发送的同步控制-asynchronous serial communication port of the FPGA, function (1) serial data receiver synchronization control; (2) the transmission of serial data synchronization control
    2023-06-21 16:25:03下载
    积分:1
  • VHDL洗衣机控制器设计
    洗衣机控制器的实现功能: 1.使用了一个按键实现洗衣程序的手动选择,在洗涤、漂洗、脱水、漂洗+脱水、洗涤+漂洗+脱水五个模式中进行自由选择。 2.用灯显示洗衣机的工作状态,在设计中共使用了6个LED 灯,其中三个灯显示洗衣机的工作模式(共五种模式),另外三个灯显示工作模式中正在进行的工作模式。 3.数码显示管倒计显示每个状态的工作时间,并且也可显示预约的时间。 4.全部过程结束后,会发出一个结束信号,会发出一个5秒的持续报警信号。 5.一个按键实现暂停洗衣和继续洗衣的控制,暂停后继续洗衣应回到暂停之前保留的状态,并且设置一个灯,当洗衣机暂停时,灯亮,继续运行时,灯灭。 6.三个过程的时间使用者可自行设定,系统默认是设定好的时间,使用者如想改变时间,可拉低系统默认按钮,再分别拉高button1、button2、button3,每拉高一次,相应时间+1。
    2022-07-12 06:03:43下载
    积分:1
  • firhalfband
    利用matlab提供的firhalfban函数设计阶数为16、通阻带容限为0.0001的半带滤波器。仿真测试滤波前后的信号时域图,回执滤波器的频率响应特性图(Provided firhalfban function using matlab design order of 16, through the 0.0001 stopband wool half-band filter. Simulation test filtered time domain signal before and after, receipt filter frequency response characteristic diagram)
    2020-07-03 21:40:02下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载