-
DDR2_XILINX
xilinx FPGA设计需要的DDR2文件，可以应用于实际设计中(xilinx FPGA design needs DDR2 files that can be applied to the actual design)
- 2014-10-09 09:54:05下载
- 积分：1
-
Idddc_30mF
中频70M，30M带宽LFM信号，采样率为102.4M，，数字下变频后，还进行了三倍抽取，最后还得到I，Q两路信号
(IF 70M, 30M bandwidth LFM signal, the sampling rate 102.4M, under digital variable frequency after also carried out three times extracted, and finally also received the I and Q signals)
- 2012-07-25 23:56:30下载
- 积分：1
-
USB2.0的IP核（详细verilog源码和文档）
USB2.0的IP核开发.代码可以直接使用已经验证过(USB2.0 IP kernel development. Code can be used directly, has been verified)
- 2020-12-24 18:49:04下载
- 积分：1
-
FPGA使用串口实现字节拼接传输更大的数据
FPGA使用串口实现字节拼接传输更大的数据，通过修改代码可以实现任意字节的拼接，并通过自己设定通信协议可以实现与STM32的通信，达到简单而又高效率的通讯效果
- 2023-03-07 05:50:03下载
- 积分：1
-
高速度 URDHAVA 乘数
高速度的处理器大大取决乘数就是其中一个关键硬件块在大多数数字信号处理系统以及一般处理器中。这一项目提出了高速度 8 x 8 位吠陀乘法器结构相当不同于传统的乘法像添加和转移方法。所提出的最重要方面是方法的，发达国家的乘数体系结构方法的基于古代印度吠陀数学的垂直和横向结构。它在一个步骤中生成的所有部分产品和它们的总和。这也给机会为模块化设计可以用于小块设计更大。所以设计复杂性获取输入的较大号的位数减少和模块化获取增加。拟议的吠陀乘数编码中 VHDL （非常高速度集成电路硬件描述语言），合成和模拟使用 EDA (电子设计自动化) 工具-XilinxISE12.1i
- 2022-06-19 04:22:44下载
- 积分：1
-
sysgen_gs
Xilinx system generator
- 2020-12-25 15:39:04下载
- 积分：1
-
闪烁的LED spartan3a一醒
应用背景建筑行为是counterled恒clk_50mhz_freq：整数：= 50000000；恒blink_freq：整数：= 1；恒cnt_max：整数：= clk_50mhz_freq / blink_freq / 2 - 1；恒blink_freq2：整数：= 8；恒cnt_max2：整数：= clk_50mhz_freq / blink_freq2 / 2 - 1；恒cnt_max3：整数：= clk_50mhz_freq / blink_freq * 2 - 1；信号CNT：符号（24到0）；信号CNT2：符号（22到0）；信号cnt3：符号（27到0）；信号闪现：std_logic：=“1”；信号trigger_s：std_logic：=“0”；信号enableblink1s ；：std_logic：=“0”；开始过程（clk_50mhz）开始 ； ；如果（clk_50mhz = 1”和clk_50mhz"event）然后 ； ； ； ；trigger_s & lt；=触发；如果（不trigger_s触发）=“1”，然后enableblink1s & lt；=“1”；cnt3 & lt；=（别人= & gt；0）；如果结束；如果enableblink1s =“1”，然后如果CNT2 = cnt_max2然后CNT2 & lt；=（别人= & gt；0）；眨眼和不眨眼；其他的CNT2 & lt；= CNT2 + 1；如果结束；如果cnt3 = cnt_max3然后cnt3 & lt；=（别人= & gt；0）；enableblink1s & lt；=“0”；其他的cnt3 & lt；= cnt3 + 1；如果结束；还有其他的；如果碳纳米管= cnt_max然后CNT & lt；=（别人= & gt；0）；眨眼和不眨眼；其他的碳纳米管和碳纳米管+ 1；如果结束；如果结束；和，结束如果；和；结束过程；awake_led & lt；=眨眼；结束行为；关键技术图书馆的IEEE；std_logic_1164.all；std_logic_unsigned.all；numeric_std.all；counterled是端口（
- 2022-03-24 04:02:07下载
- 积分：1
-
基于Verilog的2FSK的性能
对信号实现2FSK调制,2FSK就是用数字信号去调制载波的频率（移频键控），是信息传输中使用得较早的一种调制方式。它的主要优点是：实现起来较容易；抗噪声与抗衰减的性能较好；在中低速数据传输中得到广泛的应用。-the performance of 2FSK based on verilog
- 2022-09-18 22:45:03下载
- 积分：1
-
verilog
lap of altera . it s basic about verilog
- 2010-06-25 20:30:32下载
- 积分：1
-
16位浮点FFT算法的VHDL实现有测试文件！
16位浮点FFT算法的VHDL实现有测试文件！-16-bit floating-point FFT algorithm VHDL realization of a test file!
- 2022-01-28 18:16:34下载
- 积分：1
