登录
首页 » Verilog » Verilog模块的缓存设计

Verilog模块的缓存设计

于 2022-06-27 发布 文件大小:1.97 kB
0 145
下载积分: 2 下载次数: 1

代码说明:

这是 ;一种缓存设计的Verilog代码,使用先进先出算法。大约2000行代码,该程序包含缓存替换算法的实现。图像规则的选择,以及所有的模拟。这个设计有很多模块。这是缓存的主要模块。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog matlab iir 数字滤波器
    verilog matlab iir 数字滤波器 IIR低通滤波器,matlab与verilog程序完全对应 IIR低通滤波器,matlab与verilog程序完全对应 IIR低通滤波器,matlab与verilog程序完全对应
    2022-09-09 04:55:02下载
    积分:1
  • 状态机的显示
    此代码是一个状态机(西班牙)对FPGA nexys3 7段显示器显示一个4个字母。该代码是verilog语言进行
    2023-04-11 18:10:03下载
    积分:1
  • 基于Verilog的FFT基四64点算法 免费开源共享
    基于Verilog的FFT基四算法,该代码实现64点,16位整型的FFT计算,基于Quartus II 13.0版本,工程文件已归类,方便移植。
    2022-03-10 16:52:45下载
    积分:1
  • 华为FPGA设计全套
    华为fpga设计全套,经典入门教程,华为fpga设计全套,(verilog,HUAWEI FPGA design complete set)
    2020-12-20 15:49:09下载
    积分:1
  • T200071012217h
    此源码为线性相位滤波的vhdl源码与设计心的体会,理论分分析与工程实践总结相结合,有非常大的参考价值 可直接使用。 (The source for the linear phase filter VHDL source code and design of the heart experience, theoretical analysis to summarize the combination of engineering practice, a very large reference value can be used directly.)
    2012-07-10 16:08:08下载
    积分:1
  • sound_ranging
    改VHDL代码可以实现超声波测距的功能,其精确度达到US级,可以用七段数码管显示其数值(sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging )
    2014-06-13 20:42:03下载
    积分:1
  • CPU课程设计报告
    题目来源于学校的课题系统硬件综合设计,代码中有单周期CPU设计,多周期流水线CPU设计,使用的是Verilog语言,多周期的是基于MIPS架构。
    2022-05-30 09:34:29下载
    积分:1
  • Source
    I2C 控制器的 Verilog源程序2(I2C controller Verilog source 2)
    2008-12-10 16:05:13下载
    积分:1
  • Using-fpga-implementation-SDI
    用fpga实现SDI( xapp1014-xilinx-sdi)赛灵思原厂资料(Using fpga implementation SDI (xapp1014-xilinx-sdi) Xilinx original data)
    2013-10-29 15:02:18下载
    积分:1
  • uartfifo使用fifo进行uart通信
    使用verilog HDL语言进行编写,通过FIFO缓存,使用uart串口,与上位机进行通信。在本示例中,FPGA向上位机发送的数据每次加一,并在串口调试助手中显示,可以观察相关现象。
    2022-02-21 18:02:35下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载