-
fpga clock design, the information is better, for your reference, non
fpga clock 设计，资料较好，供大家参考，非商用目的哦-fpga clock design, the information is better, for your reference, non-commercial purposes Oh
- 2022-10-20 15:50:02下载
- 积分：1
-
BulkIn是FPGA向CY7C68013发送数据
BulkOut是FPGA从CY7C68013接收数据,可以用LED显示...
BulkIn是FPGA向CY7C68013发送数据
BulkOut是FPGA从CY7C68013接收数据,可以用LED显示
-BulkIn is the FPGA to the CY7C68013 is BulkOut send data CY7C68013 receive data from the FPGA, you can use LED display
- 2022-08-15 04:42:44下载
- 积分：1
-
huxideng
用Verilog实现的呼吸灯，用Verilog实现的呼吸灯(Verilog huxideng)
- 2016-01-15 17:34:12下载
- 积分：1
-
shuzishizhong
这是基于verilog hdl的数字时钟源代码，能够实现时分秒的计时，可以手动进行调时与调分。(This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.)
- 2013-12-10 22:21:55下载
- 积分：1
-
小波变换VHDL
JPEG2000中的小波变换部分的VHDL源代码。
JPEG2000的核心算法是建立在离散小波变换基础之上的。由于离散小波变换的优良特性使得它成为JPEG2000的核心编码技术：一方面，它能很好地消除图像数据中的统计冗余；另一方面，小波变换的多分辨率变换特性，很好地利用了人眼视觉特性，而且小波变换后的图像数据，能够保持原图像在各种分辨率下的精细结构，为进一步去除图像中其它形式的冗余信息提供了便利。
首先对输入数据按行作小波变换，经水平滤波后并下采样分解出沿水平方向上的低频和高频分量。其次对行处理后的数据按列进行垂直滤波和下采样，这样一幅图像就被分解成四个尺寸分别为原图的四分之一的子图，它们对应十四个子频带：分别为水平方向低频和垂直方向低频（LL子带)、水平方向低频和垂直方向高频(LH子带)、水平方向高频和垂直方向低频(HL子带)、水平方向高频和垂直方向高频(HH子带)，HL，LH，HH称为细节子图，LL称为低分辨率子图。再对LL再作运算，可得到二级小波变换如图3所示。可以看出在高频子带中的能量非常低，大部分能量都集中在LL子带中，这对于图像压缩很有利。
- 2023-04-21 08:15:03下载
- 积分：1
-
auk_sdsdi
说明： 用于FPGA设计的代码（Verilog代码），在FPGA设计中的高速串并转换，时钟提取，对齐处理等功能(for FPGA design ,written by Verilog HDL the functions include SERDES , CDR and so on)
- 2020-11-11 12:39:44下载
- 积分：1
-
16个VHDL 编程实例
本文件夹包含了16个VHDL 编程实例，仅供读者编程时学习参考。 一、四位可预置75MHz -BCD码（加减）计数显示器（ADD-SUB）。 二、指示灯循环显示器（LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicoun
- 2022-06-19 01:26:50下载
- 积分：1
-
实验17 ADC实验
鉴于stm32在keil平台上的ADC采集转化，在LCD屏上显示程序(voltage acquisition adc)
- 2020-06-20 12:40:02下载
- 积分：1
-
王金明：《Verilog HDL 程序设计教程》程序
王金明：《Verilog HDL 程序设计教程》程序-Wang Jinming:
- 2023-04-09 20:15:03下载
- 积分：1
-
CODE_VHDL_COUNTING 0 到 9，使用按钮 (Đếm 慈 0 đến 9 hiển 施耐 1 带领 7 đoạn sử dụng nút nhấn để điều khiển)
CODE_VHDL_COUNTING 0 到 9，使用按钮 (Đếm 慈 0 đến 9 hiển 施耐 1 带领 7 đoạn sử dụng nút nhấn để điều khiển)
Với bài này tôi sử dụng một nút nhất để một nút nhấn đế bắt đầu đếm dữ liệu 将重置。
- 2022-07-25 16:14:59下载
- 积分：1
