登录
首页 » VHDL » vhdl编的dds函数发生器,完成sin(x)曲线的生成

vhdl编的dds函数发生器,完成sin(x)曲线的生成

于 2022-07-02 发布 文件大小:88.65 kB
0 140
下载积分: 2 下载次数: 2

代码说明:

vhdl编的dds函数发生器,完成sin(x)曲线的生成-vhdl function generator dds compiled to complete the sin (x) curve is generated

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0...
    本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合,形成可使 用的电路,并在 ModelSim 上进行验证。 -This article describes the use of examples in the FPGA/CPLD prescaler to use VHDL to design, including the even-numbered sub-frequency, non-50 duty cycle and 50 duty cycle of the odd-numbered sub-frequency, semi-integer (N+ 0.5) sub-frequency, fractional-N, as well as scores of sub-band frequency points. All can realize through the Synplify Pro or FPGA manufacturers integrated synthesizer to form a circuit can be used and verified in the ModelSim on.
    2022-08-24 20:51:04下载
    积分:1
  • Viterberi 解码器
    Viterberi 解码器使用 vhdl 编程实现将被用于制作增强功能
    2023-03-06 21:00:04下载
    积分:1
  • VHDL语言描述的二进制十进制译码电路,已经编译完成
    VHDL语言描述的二进制十进制译码电路,已经编译完成-Binary decimal decoder circuit
    2022-02-22 00:13:01下载
    积分:1
  • Circular_Buffer,流水线型多位缓存器,verilog语言描述。通过modelsim 6。0仿真,quartus 综合通过。...
    Circular_Buffer,流水线型多位缓存器,verilog语言描述。通过modelsim 6。0仿真,quartus 综合通过。-Circular_Buffer, type a number of buffer lines, verilog language description. Through modelsim 6. 0 simulation, quartus integrated through.
    2022-05-10 23:14:10下载
    积分:1
  • 小波变换VHDL
    JPEG2000中的小波变换部分的VHDL源代码。 JPEG2000的核心算法是建立在离散小波变换基础之上的。由于离散小波变换的优良特性使得它成为JPEG2000的核心编码技术:一方面,它能很好地消除图像数据中的统计冗余;另一方面,小波变换的多分辨率变换特性,很好地利用了人眼视觉特性,而且小波变换后的图像数据,能够保持原图像在各种分辨率下的精细结构,为进一步去除图像中其它形式的冗余信息提供了便利。 首先对输入数据按行作小波变换,经水平滤波后并下采样分解出沿水平方向上的低频和高频分量。其次对行处理后的数据按列进行垂直滤波和下采样,这样一幅图像就被分解成四个尺寸分别为原图的四分之一的子图,它们对应十四个子频带:分别为水平方向低频和垂直方向低频(LL子带)、水平方向低频和垂直方向高频(LH子带)、水平方向高频和垂直方向低频(HL子带)、水平方向高频和垂直方向高频(HH子带),HL,LH,HH称为细节子图,LL称为低分辨率子图。再对LL再作运算,可得到二级小波变换如图3所示。可以看出在高频子带中的能量非常低,大部分能量都集中在LL子带中,这对于图像压缩很有利。
    2023-04-21 08:15:03下载
    积分:1
  • P4 (3)
    支持{addu、subu、lui、ori、jal、jr、lw、sw、nop}指令集的单周期CPU,verilog硬件描述语言实现(Support {addu, subu, lui, ori, jal, jr, lw, sw, nop} instruction set of one-cycle CPU, Verilog hardware description language implementation)
    2018-12-02 17:22:40下载
    积分:1
  • Vhdl_Programming_Example
    vhdl编程语言电子书,英文的,有很多例子(VHDL programming language e-books, in English, there are many examples of)
    2009-01-16 20:59:00下载
    积分:1
  • eda技术与vhdl课件,很经典的学习课件
    eda技术与vhdl课件,很经典的学习课件-VHDL EDA technology and courseware, it is a classic learning courseware
    2022-05-18 23:44:31下载
    积分:1
  • DE2_115_CAMERA
    实现DE2_115开发板上配套的500万像素cmos摄像头捕捉到的画面显示在VGA上(DE2_115 development board supporting 5,000,000 pixels cmos camera to capture the screen display in VGA)
    2020-07-09 19:08:55下载
    积分:1
  • interr_timer0
    interruption routine for PIC16F877
    2009-12-30 00:43:05下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载