登录
首页 » VHDL » 本程序实现任意占空比产生,已经在easyfpga030综合过

本程序实现任意占空比产生,已经在easyfpga030综合过

于 2022-08-03 发布 文件大小:1.03 kB
0 119
下载积分: 2 下载次数: 1

代码说明:

本程序实现任意占空比产生,已经在easyfpga030综合过-This procedure generated to achieve an arbitrary duty cycle

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Continuous_acoustic_emission_board
    说明:  多通道连续声发射数据采集,每个通道最大5M,采用verilog编程,内部用状态机。(Multichannel continuous acoustic emission data acquisition, each channel up to 5M, using Verilog programming, internal state machine.)
    2020-06-25 13:00:01下载
    积分:1
  • hdl_adder
    MATLAB to HDL Code conversion
    2020-06-17 12:40:01下载
    积分:1
  • verilog full case and paralel case directive usage
    verilog full case and paralel case directive usage
    2022-05-28 07:00:24下载
    积分:1
  • VHDL Checkers Implementation by Ibrahim Elbouchikhi Amir Nader
    VHDL Checkers Implementation by Ibrahim Elbouchikhi Amir Nader-Tehrani - VHDL Checkers Implementation by Ibrahim Elbouchikhi Amir Nader-Tehrani
    2022-06-13 17:00:51下载
    积分:1
  • 实现BCD码的加法,用VHDL实现,是书籍上配套的
    实现BCD码的加法,用VHDL实现,是书籍上配套的-BCD ADDER,Using VHDL
    2022-02-10 02:09:10下载
    积分:1
  • Some_classic_examples_of_VHDL_language_source_code
    VHDL语言的一些经典实例源代码,包括状态机,时序电路,组合逻辑电路等(Some classic examples of VHDL language source code, including the state machine, sequential circuits, combinational logic circuits)
    2010-07-11 12:50:06下载
    积分:1
  • CPUver2
    这是一个有关单周期CPU设计的一个参考,里面顶层模块已经写好,而其他模块的内容则是以注释的形式存在,如果要跑这个代码的话,把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。( 翻译关闭即时翻译 英语 中文 德语 检测语言 中文(简体) 英语 日语 这是一个有关单周期CPU设计的一个参考,里面顶层模块已经写好,而其他模块的内容则是以注释的形式存在,如果要跑这个代码的话,把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。 This is a reference about a single cycle CPU design, top-level module which has been written, and the contents of the other modules exist in the form of comments, if run this code, those codes include the commented out and then each module is uncommented to commented code.)
    2016-05-15 15:59:07下载
    积分:1
  • xc2s100E FPGA的原理图 给想涉足FPGA的新人参考
    xc2s100E FPGA的原理图 给想涉足FPGA的新人参考-xc2s100E FPGA schematic diagram of the FPGA would like to set foot in the new reference
    2023-05-12 14:50:04下载
    积分:1
  • flash_programming
    主控cc2530通过debug接口对目标cc2530进行程序烧写,使用DMA进行数据传输,已调试通过。(Master cc2530 through the debug interface for writing the program to target cc2530, using the DMA data transfer, has been work successful.)
    2011-08-21 23:42:58下载
    积分:1
  • Lantern controller vhdl language test eda
    彩灯控制器 vhdl语言开发 eda实验-Lantern controller vhdl language test eda
    2023-01-14 11:25:03下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载