登录
首页 » VHDL » sram 读写小程序,用verilog编写的,请各位高手指教

sram 读写小程序,用verilog编写的,请各位高手指教

于 2022-07-03 发布 文件大小:1.18 kB
0 132
下载积分: 2 下载次数: 1

代码说明:

sram 读写小程序,用verilog编写的,请各位高手指教-SRAM read and write small programs using Verilog prepared, please enlighten you master

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 加法器
    说明:  4位加法器,4位数字相加及进位功能的实现,主要利用Verilog语言实现,简单轻松,且代码量少(a adder which can realize 4 bit numbers adding)
    2020-10-31 11:05:41下载
    积分:1
  • DEMO中完成WIAGAND26/32的(EMP7128实现)协议程序源代码
    DEMO中完成WIAGAND26/32的(EMP7128实现)协议程序源代码-DEMO completed WIAGAND26/32 (EMP achieved) agreement procedure source code
    2022-07-16 22:05:55下载
    积分:1
  • ALU用VHDL项目
    ALU using VHDL project
    2022-03-22 23:35:27下载
    积分:1
  • 大唐电信的FPGA设计经验,内部资料,详细完整,很有参考价值...
    大唐电信的FPGA设计经验,内部资料,详细完整,很有参考价值-Datang Telecom
    2022-03-04 13:47:05下载
    积分:1
  • electronic-lock-and-VHDL-design
    基于Max+Plus II和VHDL的电子密码锁设计(Based on Max+ Plus II electronic lock and VHDL design)
    2011-11-17 10:19:40下载
    积分:1
  • piso8_ok_bingchuanzhuanhuan
    本程序是用vhdl开发的实现并串转换功能的程序。(This procedure is developed using VHDL implementation and string conversion function of the program.)
    2017-06-07 15:50:38下载
    积分:1
  • Vhdl 语言中 16 位时间域卷积
    卷积是在数字信号处理的常见操作。在此项目中,我创建了自定义电路利用大量的并行机制以提高性能与微处理器相比在 Nallatech 主板上实施。卷积将作为输入信号和 kernell 输出是另一个信号,输出信号的每个元素在哪里乘以内核的与输入信号的相应元素的所有元素组成的产品的总和。16 位无符号整数操作使用、 FPGA 将在 SRAM 中存储的输入的信号并将读取在内核中通过内存映射。
    2023-04-06 14:45:04下载
    积分:1
  • shuangerxuanyi
    说明:  quartusii软件仿真实验代码 双二选一(quartusii software simulation code for a pair of two elections)
    2010-04-10 12:02:49下载
    积分:1
  • 1.rar
    此为数字逻辑书上的答案,应该很多同学都需要吧,关于数字逻辑(This is the answer books, digital logic, it should be a lot of students need it, on the digital logic)
    2009-09-17 13:16:19下载
    积分:1
  • apb2ahb
    verilog code for apb to ahb convert
    2021-01-05 03:38:55下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载