登录
首页 » Verilog » 智能交通控制系统

智能交通控制系统

于 2022-07-04 发布 文件大小:1.58 kB
0 140
下载积分: 2 下载次数: 1

代码说明:

在交通灯系统中(图1),路口A、B、C、D均需要红、黄、绿、左转四盏灯(用RYGL分别表示) ,并且每个路口都需要一个倒数的计时器,假设绿灯每次维持的时间是45 s ,在亮绿灯的最后5s亮黄灯5s作为提示 ,左转灯15s,在亮左转灯的最后5s亮黄灯5 s作为提示 ,红灯60s。交通灯系统大多是自动控来指挥交通的,但有时需要由交警手动控制红绿灯,所以要求设计的该交通信号系统需要具有该功能。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • leading-zero
    对于32位寄存器前导零个数的计数,一个简单的程序(32 registers a leading zero number of counts, a simple procedure)
    2012-06-05 16:41:11下载
    积分:1
  • TEXIO
    TEXIO study testbench passed VHDL FPGA CPLD simulation Altera quartus
    2015-03-21 23:19:21下载
    积分:1
  • eetop.cn_FPGA数字信号处理实现原理及方法
    本书介绍基于FPGA实现数字信号处理的原理与方法,作为Xilinx公司相关课程的培训教材(The FPGA implementation of DSP principle & method.)
    2020-06-17 23:20:01下载
    积分:1
  • Divider-vhdl
    This is a divider, which is depicted as well. It is a programming language Vhdl.
    2013-09-29 18:28:11下载
    积分:1
  • 伺服电机主控制系统简单模拟实现
    伺服电机主控制模块输入输出特性的简单模拟实现,输入目标电压及反馈的当前电压,输出对电机的控制脉冲波形(The simple simulation of the input and output characteristics of servo motor main control module, the input is target voltage and feedback is the current voltage, the output is the motor control pulse waveform)
    2017-07-25 11:16:26下载
    积分:1
  • C-V2X-master
    LTE is an abbreviation for Long Term Evolution.
    2019-06-29 01:08:09下载
    积分:1
  • MATLAB产生单脉冲信号的数据 exp_rom
    说明:  通过MATLAB产生单脉冲信号的数据,存储下来作为verilog代码实现的DDS的数据源,用于验证DA数据的ddio的调试是否有问题。(The data of monopulse signal generated by MATLAB is stored as the data source of DDS implemented by Verilog code to verify whether the ddio debugging of DA data is problematic.)
    2020-06-23 04:40:02下载
    积分:1
  • 匹配滤波器的verilog实现
    运用quatusii工具基于verilog实现匹配滤波器
    2022-11-22 14:15:03下载
    积分:1
  • 非还原分频器
    Verilog 代码固定的点非还原分压器用于执行司的两个 8 位数字。它适用于无符号数字。
    2022-02-02 09:31:28下载
    积分:1
  • SDRAM控制器Verilog源码
    用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application。经测试,稳定好用。如果有其他bug或测试不完整之处,可email原作者。用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application。经测试,稳定好用。如果有其他bug或测试不完整之处,可email原作者。 SDRAM  .....hostcont.v  .....inc.h  .....micro.v  ..... eadme  .....sdram.v  .....sdramcnt.v  ..... st_ inc.v  ..... st_inc.h
    2022-01-25 20:18:31下载
    积分:1
  • 696518资源总数
  • 104852会员总数
  • 8今日下载