登录
首页 » VHDL » 《Verilog HDL 程序设计教程》7

《Verilog HDL 程序设计教程》7

于 2022-07-04 发布 文件大小:7.92 kB
0 139
下载积分: 2 下载次数: 1

代码说明:

《Verilog HDL 程序设计教程》7-"Verilog HDL Design Guide," 7

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl_course_tw_CIC
    台湾IC中心VHDL讲义,内容详细,适合IC前端设计参考(Taiwan s IC Center VHDL handouts, detailed reference design for front-end IC)
    2011-01-10 19:06:38下载
    积分:1
  • FPGA数字AGC(帮同学做的毕业设计)
    FPGA数字AGC(帮同学做的毕业设计)-FPGA digital AGC (help students to do the graduation project)
    2022-03-17 18:29:50下载
    积分:1
  • FSK
    FPGA实现FSK调制,带Modelsim仿真,实际系统测试通过,载波信号,信号频率等可调。(FPGA implementation FSK modulation with Modelsim simulation, the actual system test, the carrier signal, the signal frequency is adjustable.)
    2020-09-03 11:38:07下载
    积分:1
  • 网卡的IP核,下载即可用,解压到指定目录下就可以了,参照里面的read me.
    网卡的IP核,下载即可用,解压到指定目录下就可以了,参照里面的read me.-NIC
    2022-03-01 02:33:22下载
    积分:1
  • 用于sopc builder添加组件用的ps/2 键盘 ipcore
    用于sopc builder添加组件用的ps/2 键盘 ipcore-Sopc builder used to add components used ps/2 keyboard IPCore
    2022-03-12 14:54:04下载
    积分:1
  • 北邮数电实验代码
    实验一:QuartusⅡ原理图输入法设计与实现一:实验要求    ①:用逻辑门设计实现一个半加器,仿真验证其功能,并生成新         的半加器图形模块单元。    ②:用实验一生成的半加器模块和逻辑门设计实现一个全加器,仿真验证其功能,并下载到实验板测试,要求用拨码开关设定输入信号,发光二极管显示输出信号。    ③:用3线—8线译码器和逻辑门设计实现函数F,仿真验证其功能,下载到实验板测试。要求用拨码开关 设定输入信号,发光二极管显示输出信号。二:报告内容
    2022-01-29 00:01:12下载
    积分:1
  • 32位-33M 从模式(target)PCI接口参考设计_lattice
    说明:  32位/33M 从模式(target)PCI接口参考设计,Lattice提供。由于PCI时序较复杂,此设计仅能供参考(32/route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only)
    2005-10-24 19:35:04下载
    积分:1
  • VHDL参数化浮点乘法器
    资源描述利用VHDL语言编写的浮点乘法器,可自定义浮点数位数,即乘数的参数化。具体为二进制有符号的浮点乘法器,二进制补码进行浮点运算。浮点数的表示是仿照IEEE格式,设置成自定义形式。
    2022-01-31 20:33:10下载
    积分:1
  • VGA_FPGA
    基于FPGA的VGA控制器,可在屏幕显示彩色条纹(A vga controller based on FPGA)
    2014-08-15 21:35:07下载
    积分:1
  • det
    double edfe trigger d latch
    2014-01-07 19:55:29下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载