登录
首页 » VHDL » FPGA数字AGC(帮同学做的毕业设计)

FPGA数字AGC(帮同学做的毕业设计)

于 2022-03-17 发布 文件大小:691.56 kB
0 186
下载积分: 2 下载次数: 2

代码说明:

FPGA数字AGC(帮同学做的毕业设计)-FPGA digital AGC (help students to do the graduation project)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • rom_fft
    采用xilinx的ROMIP核产生类似正弦信号,经过FFt后可以观察结果(Using the xilinx ROMIP nuclear generating similar sinusoidal signal can be observed through the results after FFt)
    2013-09-14 20:59:03下载
    积分:1
  • PCI_Master
    pci协议主模块开发实用代码, 适合初级学习者使用 很不错(pci agreement to develop practical code, very good for junior learners)
    2013-01-10 14:48:24下载
    积分:1
  • CU设计
     计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计
    2023-06-25 08:00:03下载
    积分:1
  • world clock
    世界时钟,最简单的vhdl的fpga设计,是vhdl语言的入门级,jigon供参考娱乐
    2022-01-28 20:54:25下载
    积分:1
  • 2。你可以以任何方式使用这个核心,无论是学术,商业,或
    2. You may use this core in any way, be it academic, commercial, or -- military. Modified or not.-2. You may use this core in any way, be it academic, commercial, or-- military. Modified or not.
    2022-02-15 13:22:40下载
    积分:1
  • 8b10bEncoderDecoder-SourceCode (1)
    说明:  lattice的官方8b10b代码, 1012年版本,diamond3.5编译。(lattice 8b10b encoder decoder code)
    2020-08-31 14:58:10下载
    积分:1
  • 一个8位CISC结构的精简CPU,2还提供了编译器
    一个8位CISC结构的精简CPU,2还提供了编译器-an eight streamline the structure of the CISC CPU, the two also provided compiler
    2022-02-28 11:37:41下载
    积分:1
  • 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
    用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench-pll.vhd : PLL written in VHDL hardware language. pllTB.vhd is a test program for pll.vhd.
    2022-01-27 08:43:52下载
    积分:1
  • eDP
    eDP接口TFT-LCD显示驱动原码(verilog+c)(eDP Interface TFT-LCD display driver source code (verilog+c))
    2020-10-17 09:17:27下载
    积分:1
  • Vpwm
    按键可调占空比的PWM波产生程序。语言:VHDL(Button adjustable duty cycle of the PWM wave generator. Language: VHDL)
    2013-07-30 12:30:58下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载