网站首页

nios ii系统中Nichestack协议栈的使用

于 2022-07-05 发布文件大小:15.36 MB

 0  127

下载积分: 2 下载次数: 1

我要下载

代码说明：

1、工程文件解读本例程需要的工程文件有以下几种，下面对其意义及作用做了说明：请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

32位浮点乘法verilog HDL
它是基于Verilog硬件描述语言浮动乘法器的数字化设计。该设计可以实现全功能，是更好的灵活性，其理论基础上浮动计算并补偿位移倍增。

2023-01-22 04:10:03下载

积分：1
mmuart
说明：简单uart，verilog语言编写，已经经过测试，有需要的可以看看(Simple uart, Verilog language, has been tested, you can see if you need it)

2020-06-23 20:00:01下载

积分：1
fpga_2014_flappy_bird
用VHDL语言写了个FLAPPY_BIRD的程序，利用板子与屏幕可以运行游戏(VHDL language to write a program FLAPPY_BIRD by the board and the screen can run the game)

2020-11-06 09:59:49下载

积分：1
Verilog 浮点计算
这段代码在 verilog 的用于计算 2 的浮点数，需要计算的保险带的 all32 位，它可以用。

2023-05-14 01:20:04下载

积分：1
mul_ser12
本源码是用Verilog编写的12位移位相加乘法器的设计源码，开发软件为MAX+PLUS，已经测试通过。(The Verilog source code is written in the sum of 12-bit shift multiplier design source code, developing software for the MAX+ PLUS, has been tested.)

2011-05-31 14:19:30下载

积分：1
可以验证组件（VIP）基于System Verilog
可以基于System Verilog验证IP。

2022-01-25 17:58:59下载

积分：1
I2C主实现用有限状态机

2022-03-18 18:02:01下载

积分：1
卷积编码器217conv(171,133)
卷积编码器217,已验证， conv(171,133) x1=1+d+d^2+d^3+d^6 x2=~(1+d^2+d^3+d^5+d^6)

2022-03-24 06:03:28下载

积分：1
UMC_90nm_1P9M_LOGIC_MIXED_MODE_Process_TLR_V1.1
UMC 90nm design kit. please read before using thee models.

2013-02-02 11:24:38下载

积分：1
imports
说明： displayport 参考设计，可以对比自己工程做验证，另有参考设计XAPP1178未找到，采用方案为DP159 + Artix7 FPGA(xilinx displayport sink design)

2021-01-11 16:58:50下载

积分：1

696518资源总数
106208会员总数
21今日下载

nios ii系统中Nichestack协议栈的使用

0 个回复

热门标签

热门下载