-
I2C
说明： 一种能简单的实现I2C通讯的代码，对于主机和从机之间的通讯讲解的很清楚。(A Code for I2C Communication)
- 2020-06-18 23:20:02下载
- 积分：1
-
VHDL-Keyboard
设计制作一个检测4*4矩阵键盘的按键编码的实验，把实际按键的键值的八位编码先转换成从0000—1111的编码，再译成数码管能识别的八位编码，在数码管动态显示时，4*4矩阵键盘的第一行对应00—03，第二行对应04—07，第三行08—11，第四行对应12—15。(Design a 4* 4 matrix keyboard key coding experiments to detect the key the actual key octet coded first convert from 0000-1111 encoding, and then translated into digital tube to identify the eight coding, digital tube dynamic display, the first line of the 4* 4 matrix keyboard corresponding to 00-03, the second line corresponds to 04-07, the third line of 08-11, the fourth line corresponds to 12-15.)
- 2012-07-01 10:02:33下载
- 积分：1
-
libiio-0.15
说明： ad9361 matlab驱动代码，运行此代码可在matlab中控制AD9361(AD9361 matlab driver code, running this code can control AD9361 in MATLAB)
- 2020-07-25 12:38:44下载
- 积分：1
-
Риторика_Зачетная работа
说明： access must be conf urr arr
- 2019-05-29 20:23:53下载
- 积分：1
-
Altera-FPGA_CPLD-design-Advanced
《Altera FPGA_CPLD设计 高级篇》详细介绍FPGA应用于高级特性，LogicLock设计，时序约束，设计优化，高级工具及系统级设计技术，是深入学习FPGA的重要材料(" Altera FPGA_CPLD advanced part design" details FPGA used in advanced features, LogicLock design, timing constraints, design optimization, system-level design tools and advanced technology, in-depth study is an important material for FPGA)
- 2017-03-08 19:47:32下载
- 积分：1
-
使用 nios 和 verilog hdl tcp/ip 通信通过使用来创建 DM9000A，它可以起到 5 Mb/s
使用 nios 和 verilog hdl tcp/ip 通信通过使用来创建 DM9000A，它可以工作到 5 Mb/s 我已经用它在 DE2 板，你下载它和可以将复制到您的项目，然后使用它直接
- 2022-02-06 17:53:00下载
- 积分：1
-
Median Filter
基于FPGA开发3*3模板的Median Filter，均值滤波器的缺点是，会使图像变的模糊，原因是它对所有的点都是同等对待，在将噪
声点分摊的同时，将景物的边界点也分摊了。为了改善效果，就可采用加权平均的方式来构造滤波器。
- 2022-03-02 06:34:09下载
- 积分：1
-
bin_to_bcd
VHDL之二進制轉BCD碼之程式碼，算完整的(Of binary to BCD code VHDL code, operator complete)
- 2013-03-13 16:05:11下载
- 积分：1
-
zuixiangxide_NIOS_kaifajiaocheng
来自于NIOSII的那些事，该书详细地介绍了NIOSS的使用过程，非常适合初学者。(From the NIOSII those things, the book are detailed in this paper NIOSS use process, very suitable for beginners.
)
- 2011-12-13 11:33:57下载
- 积分：1
-
FPGA中常用的上升沿检测和下降沿检测代码以及检测是否有边沿，使用的verilog hdl语言
FPGA中常用的上升沿检测和下降沿检测代码以及检测是否有边沿，使用的verilog hdl语言，有几个写法，附带仿真时序，可以下载学习一下
- 2022-05-18 21:54:34下载
- 积分：1
