登录
首页 » Verilog » 基于VERILOG的序列检测器

基于VERILOG的序列检测器

于 2022-07-06 发布 文件大小:277.62 kB
0 139
下载积分: 2 下载次数: 1

代码说明:

利用状态机编写一个序列检测器,可以依照思路修改需要检测的序列!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 32 位 MIPS ALU 设计
    这是简单的32位ALU的MIPS。它提供了五种操作如AND,OR,ADD,减去,SET不到。并且它具有32位的两个输入和32位的一个输出。并且它具有操作的检查溢出时,ADD或减去。
    2022-03-15 15:13:03下载
    积分:1
  • Copy-of-DIGITAL-VLSI-DESIGN
    a manual for design implementation of fpga and ASIC using verilog
    2012-09-04 17:34:58下载
    积分:1
  • 双端口 ram,读写
    此代码包含真正的双端口 ram 接口使用 verilog 代码。在这里,您可以检查读的操作,写操作。通过仿真验证。包括的每个行的注释,理解的操作和流程的代码。去通过它以供参考。
    2023-02-16 16:10:04下载
    积分:1
  • 11-07-11
    AD9910实现脉冲内线性调频信号,仅供参考(AD9910 to achieve linear FM pulse signal, for reference only)
    2013-09-16 10:52:00下载
    积分:1
  • AT070TN83
    at070tn83 800x480 tft lcd verilog 測試 quartus 文件 (800x480 tft lcd at070tn83 testing project file)
    2020-12-07 15:39:21下载
    积分:1
  • 5956474temperature
    DS18b20 temperature sensor vhdl code
    2010-07-04 03:46:44下载
    积分:1
  • cpu32 _加法器
    介绍 verilog 语言,用于实现包括乘法计算两个 32 位数字。在码,我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构 ︰ 携带-波纹 + 进位跳跃。
    2022-12-10 02:15:03下载
    积分:1
  • DTMB
    能够完美产生数字地面电视(DTMB)的信源的程序。帧头模式为模式一。信道可选择,信号加入频偏,延时,后经滤波器后输出。(Able to produce perfect digital terrestrial television (DTMB) of the source program. Mode is the mode a header. Channels to choose from, the signal adding offset, delay, after the filter output.)
    2013-07-25 11:22:28下载
    积分:1
  • Kluwer.Academic.The.Verilog.Hardware.Description
    Kluwer academic the verilog hardware description language fith edition
    2014-10-08 08:11:42下载
    积分:1
  • CCD_Verilog_1014
    基于CPLD器件的线型CCD东芝TCD1501的驱动程序,用verilog语言开发。(CPLD devices based on linear CCD driver Toshiba TCD1501 using Verilog language development.)
    2016-04-24 12:52:19下载
    积分:1
  • 696516资源总数
  • 106642会员总数
  • 12今日下载