登录
首页 » VHDL » 利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用...

利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用...

于 2022-07-06 发布 文件大小:263.21 kB
0 116
下载积分: 2 下载次数: 1

代码说明:

利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用-Realize the frequency of testing the use of FPGA-based VHDL realize, has a good test performance can be directly used

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 80211_Transmitter_VerilogHDL
    802.11a Transmitter implementation Using Verilog
    2021-01-20 15:28:41下载
    积分:1
  • that I wrote four string and turn ISE code In xilinx Spartan3E debugging has bee...
    这是我自己写的4位并转串ISE代码,在xilinx Spartan3E 上已经调试成功,拿出来与大家分享!-that I wrote four string and turn ISE code In xilinx Spartan3E debugging has been successful, with the show to share with you!
    2022-02-14 20:17:51下载
    积分:1
  • 一个有效的高吞吐量的FPGA的AES实现多千兆位协议
    应用背景在本文中,我们提出了一种高效的非流水线式AES-128实现高实施吞吐量,以便它可以使用在千兆协议。我们实现我们的AES-128加密设计在Xilinx Virtex-7 FPGA解密了4.86 Gbps的5.30/ ECB模式和5.23/4.84吞吐量在CBC模式Gbps。关键技术由于高吞吐量的要求加密信道的体系结构,一种高效的实施硬件是必要的。这可以实现通过使用高端可重构智能利用平台。实现令人信服的高吞吐量,一高效的非流水线式的先进实现数据加密标准(AES)和密钥长度为128比特,用于千兆位现场可编程门阵列(FPGA)协议提出。
    2022-11-26 08:05:03下载
    积分:1
  • 用VHDL实现一个四位十进制计数器来进行计数,并且仿真通过
    用VHDL实现一个四位十进制计数器来进行计数,并且仿真通过-To use VHDL to achieve a 4 decimal counter to count, and the simulation through the
    2022-06-18 07:56:39下载
    积分:1
  • ODBC
    ODBC编程实例,使用ODBC对基于开关量数据采集卡的通信接口设计与实现。(ODBC programming examples, using ODBC for data acquisition card based digital communications interface design and implementation.)
    2013-07-14 13:16:35下载
    积分:1
  • ANALYSIS-OF-ALL-GATES
    ANALYSIS OF ALL GATESS
    2013-11-12 13:33:55下载
    积分:1
  • rotary
    Spartan 3E上的Rotary encoder控制程序,及验证它的小灯程序(Rotary encoder on the Spartan 3E control procedures, and verification procedures for its small light)
    2010-11-27 01:40:13下载
    积分:1
  • 用VHDL写的一个显示程序,希望能帮上大家的忙,嘿嘿。
    用VHDL写的一个显示程序,希望能帮上大家的忙,嘿嘿。-Written in VHDL, a display procedure, hoping that would help everyone a favor on the Hei hei.
    2022-05-07 09:10:48下载
    积分:1
  • verilog user guide
    verilog语法说明,包含verilog golden reference guide,verilog 2001语法(verilog golden reference guide)
    2018-05-08 22:50:16下载
    积分:1
  • maxplus2为开发环境 vhdl编写的自由 计数器 程序
    maxplus2为开发环境 vhdl编写的自由 计数器 程序-maxplus2 VHDL environment for the development of free counter preparation procedures
    2022-10-02 01:40:03下载
    积分:1
  • 696516资源总数
  • 106409会员总数
  • 8今日下载