-
hamming
verilog语言实现一个CPU，汇编程序实现汉明编码功能，输入11位代码，输出15位编码结果。(Verilog language to achieve a CPU, assembler to achieve Hamming coding function, enter 11 bit code, output 15 bit encoding results.)
- 2020-07-03 14:00:01下载
- 积分：1
-
vhdl经典源代码――时钟设计，入门者必须掌握
vhdl经典源代码――时钟设计，入门者必须掌握-vhdl classical source code-- Clock Design, beginners must master
- 2023-05-04 10:00:03下载
- 积分：1
-
随着社会的发展和科学技术的进步，现代社会对测量仪器的需
求越来越广，对仪器的性能要求也越来越高。在迅速发展的集成电
路技术和计算机技术的推动下，测量仪器...
随着社会的发展和科学技术的进步，现代社会对测量仪器的需
求越来越广，对仪器的性能要求也越来越高。在迅速发展的集成电
路技术和计算机技术的推动下，测量仪器也正发生巨大的变化。以
虚拟仪器为代表的新型测量仪器改变了传统仪器的思想，它们充分
利用计算机强大的软硬件功能，把计算机技术和测量技术紧密结合
起来。特别是基于计算机平台的各种测量仪器由于成本低、使用方
便等优点得到了更广泛的应用，在计算机普及率比较高的高等院校，
这种测量仪器对教学和科研都有重要的使用价值。
本文作者在对各种数字测量系统深入研究的基础之上，采用虚
拟仪器的思想，结合计算机的结构特点，设计出一套以计算机为平
台，包含信号采集与显示的综合测试系统。本系统包括有频率计、
示波器、频谱分析仪等多种仪器的功能。能对信号进行综合测量。
系统的关键部分是高速数据采集。系统中的逻辑控制部分采用CPLD
来实现，大大提高了系统的集成度。系统在信号的采样方法上采用
了一种新的方案并进行了试验验证。本文从系统总体设计的角度，
对整个系统的方案设计、制板、调试过程以及试验结果等方面进行
了详细论述。
-err
- 2022-11-03 19:20:03下载
- 积分：1
-
它执行浮点运算单元
it performs the floating point arithmetic unit
- 2022-08-09 12:14:10下载
- 积分：1
-
DCM_SP
数字时钟管理器，xilinx公司开发板集成时钟，实现分频、倍频等功能。(Digital clock managers, xilinx development board integrated clock divider, multiplier, and other functions.)
- 2021-02-19 09:59:44下载
- 积分：1
-
Block-Landscape-Design
3D的效果，逼真的视觉享受，真实的场景。(3D effects, realistic visual experience, the real scene.)
- 2014-06-10 19:28:29下载
- 积分：1
-
usb_test
Cypress USB 的主从FPGA 控制实现代码(USB controller)
- 2012-10-09 10:39:52下载
- 积分：1
-
concurrent
VHDL operators basics
- 2013-09-10 14:44:51下载
- 积分：1
-
frequency divider
说明： FPGA对系统50M时钟进行分频。FPGA最基本功能基础(FPGA Verilog program, key detection, program jitter elimination, jitter elimination, delay detection keys)
- 2019-04-27 23:35:12下载
- 积分：1
-
语言和 vhdl 文件
库 ieee ；
使用 ieee.std_logic_1164.all ；
使用 ieee.std_logic_arith.all ；
使用 ieee.std_logic_unsigned.all ；
实体三叶因子 1 是
端口 (
赤 角： 在 std_logic ；
rst: 在 std_logic ；
q1: std_logic 出） ；
结束三叶因子 1 ；
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2023-07-03 16:30:03下载
- 积分：1
