登录
首页 » VHDL » SDRAM基础性控制核 很有用的 VHDL状态机实现

SDRAM基础性控制核 很有用的 VHDL状态机实现

于 2022-07-10 发布 文件大小:11.86 kB
0 111
下载积分: 2 下载次数: 1

代码说明:

SDRAM基础性控制核 很有用的 VHDL状态机实现-SDRAM control of the nuclear basic useful VHDL state machine implementation

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • BCD
    BCD码减法实现程序,非常完整,采用Verilog HDL语言实现。(BCD subtraction to achieve program code, very complete, using Verilog HDL language.)
    2010-08-04 16:43:26下载
    积分:1
  • verilog黄金参考指南中文版
    Verilog 黄金参考指南是 Verilog 硬件描述语言及其语法 语义 合并以及将它应用到硬件设计的一个简明的快速参考指南。(Verilog Golden Reference Guide is a concise and fast reference guide for Verilog Hardware Description Language and its syntax and semantics merging and its application to hardware design.)
    2020-06-18 04:20:02下载
    积分:1
  • rs232
    异步串行传输的verilog hdl 功能文件以及测试文件(The verilog hdl source and the testbench of asynchronous serial transmission )
    2009-12-27 16:02:38下载
    积分:1
  • zhaozhou_verilog
    usb3.0 物理层仿真,verilog编程(Start the physical simulation)
    2014-04-04 11:49:09下载
    积分:1
  • V2.tar
    SDIO slave, written in verilog, does not support SPI mode.
    2021-04-05 16:59:04下载
    积分:1
  • MSK_BER
    msk比特误码率matlab仿真 匹配滤波器(the msk bit error rate matlab simulation matched filter)
    2020-11-14 11:49:42下载
    积分:1
  • jisuanqishijianxianshi
    基于FPGA编写一个时间显示,计数功能,年月显示的程序,(FPGA-based preparation of a time display, counting, years show program,)
    2011-08-30 16:00:48下载
    积分:1
  • pipeline_booth_mult_16
    用流水线的方法实现16位乘法器,运算速度快,消耗时钟资源少(Pipeline method to realize 16-bit multiplier, which is fast in operation and consumes less clock resources)
    2020-09-29 18:17:44下载
    积分:1
  • YCbCr2RGB
    RGB 与YCbCr 颜色空间可以相互转化(RGB and YCbCr color space can be transformed into each other)
    2016-05-01 11:11:43下载
    积分:1
  • uart串行口,用Verilog编写的.供大家参考
    uart串行口,用Verilog编写的.供大家参考-uart serial port, using Verilog prepared. For your reference
    2022-07-17 22:14:09下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载