登录
首页 » VHDL » uart16550 ip core UART VHDL source code

uart16550 ip core UART VHDL source code

于 2022-07-11 发布 文件大小:241.27 kB
0 129
下载积分: 2 下载次数: 1

代码说明:

uart16550 ip core 通用异步收发器vhdl源代码-uart16550 ip core UART VHDL source code

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于Basys3的贪吃蛇小游戏
    基于Basy3的贪吃蛇小游戏,实现了相关功能。(Snake Eating Game Based on Basy3)
    2021-03-10 20:39:26下载
    积分:1
  • 使用正弦波Modelsim仿真生成程序
    用modelsim仿真一个正弦波产生程序-modelsim simulation using a sine wave generated procedures
    2022-08-20 03:57:11下载
    积分:1
  • ROM建立平方电路
    A ROM to build a squaring circuit
    2022-08-07 16:45:22下载
    积分:1
  • counter2
    spartan-3e fpga vhdl 实现的计数器 记满后点亮小灯(spartan-3e fpga vhdl counter to light led)
    2012-04-23 16:38:30下载
    积分:1
  • bubblesort
    根据ASMD图设计验证冒泡排序算法。给出设计程序及时序仿真结果,含纸质报告。(According to the ASMD diagram design, verify the bubble sorting algorithm. Give the design procedure and the simulation result in time, including paper report.)
    2021-05-08 13:28:35下载
    积分:1
  • Altera-FPGA-sigmoid
    利用quartus II 软件采用verilog语言设计了一个sigmoid激活函数(this work is a sigmoid ,use verilog language)
    2018-11-22 15:31:29下载
    积分:1
  • Xilinx FPGA using leftover multipliers and block RAM
    Xilinx FPGA using leftover multipliers and block RAM
    2022-03-21 00:55:39下载
    积分:1
  • CPLD
    控制三相步进电机及光电编码器的采集,当电机停止时,保证三相里面只有一相相通,防止停止时电流过大.(Control three-phase stepper motor and optical encoder collection, when the motor stops to ensure that only one phase of three-phase inside the heart, and to prevent too much current is stopped.)
    2008-05-26 11:37:38下载
    积分:1
  • IEEE Standard for Verilog 2005
    IEEE Standard for Verilog 2005
    2017-06-05 13:53:12下载
    积分:1
  • vga
    利用FPGA控制VGA显示器显示字符汉字的程序,里面有注释。(VGA display with FPGA control procedures Kanji characters, there are comments.)
    2013-11-25 11:59:13下载
    积分:1
  • 696518资源总数
  • 106161会员总数
  • 5今日下载