登录
首页 » Verilog » DE1 SoC_VGA

DE1 SoC_VGA

于 2022-07-13 发布 文件大小:603.02 kB
0 121
下载积分: 2 下载次数: 1

代码说明:

它可以输入 VGA 从 D5M 相机和输出图像的图像。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Tuart_tx_rxh
    该工程用verilog编写,已通过串口调试助手调试通过,接收模块采采用8倍波特率采样数据,有较好的滤波功能,在PC上完成自发自收功能。 (The project is written in verilog debugging through serial debugging assistant, adopted 8 times the baud rate sampling data receiver module, better filtering done on the PC spontaneous self-closing function.)
    2012-08-26 10:39:49下载
    积分:1
  • spi_test
    说明:  基于fpga的spi通信测试 可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)
    2020-06-20 21:00:01下载
    积分:1
  • alu
    说明:  VHDL实现的算术逻辑计算单元(ALU),包括modersim测试文件,即仿真结果。(VHDL implementation of the arithmetic logic calculation unit (ALU), including modersim test file, the simulation results.)
    2011-03-26 21:18:01下载
    积分:1
  • FXY
    FPGA做波形发生器,产生8种波形,包括三角波,正弦波,锯齿波,方波等。(FPGA is used as waveform generator,Generate 8 waveforms, including triangle, sine, sawtooth, square, etc.)
    2019-07-16 16:01:45下载
    积分:1
  • 16QAM调制与解调的FPGA实现
    该源代码是实现14路并行的16QAM的调制,以及解调,其中还包含测试文件,已经在altera FPGA上面实现了其正确性,可以直接拿来使用。
    2022-06-11 17:29:04下载
    积分:1
  • dma_hussam
    verilog code for dma
    2021-04-24 19:09:04下载
    积分:1
  • 8B_10BENCODER
    基于8B10B的编解码模块的设计,使用verilog HDL语言,具有实用价值。(8B10B encoder)
    2014-05-23 16:39:25下载
    积分:1
  • selfmade UART HDL code
    用veriloghdl编写的自制UART。在modelsim下
    2022-02-06 08:15:25下载
    积分:1
  • Cyclone-V-GX-开发板原理图-(5CGXFC5C6F27), Audio,HDMI 部分Demo
    开发板的原理图 Aduio和 HDMI 是开发板自带的Demo。Schematic of Cyclone V and official demostration about HDMI and Audio.
    2022-10-19 07:15:03下载
    积分:1
  • rs232串口协议
    主要是主机对寄存器进行配置传输数据
    2022-01-24 13:57:46下载
    积分:1
  • 696518资源总数
  • 106227会员总数
  • 11今日下载