登录
首页 » VHDL » 8. For the key to enter a password lock, assuming that reset after the seven lam...

8. For the key to enter a password lock, assuming that reset after the seven lam...

于 2022-07-16 发布 文件大小:635.09 kB
0 33
下载积分: 2 下载次数: 1

代码说明:

8对于输入密码锁的键,假设重置后七个灯显示" 0",并且使用sw1、sw2、sw3 3,只需按任意sw1、sw2、sw3,将使七个灯显示值相加" 1

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • zhentongbu
    FPGA在通信上的运用:基于VHDL的帧同步程序(Application of FPGA in communication: Based on VHDL frame synchronization procedures )
    2012-11-28 09:10:05下载
    积分:1
  • verilog_median_filter
    图像处理的中值滤波器,使用verilog开发环境编程实现。(Verilog development environment programming median filter)
    2016-01-24 16:54:32下载
    积分:1
  • mallet algirithm
    FPGA(现场可编程门阵列)在医疗系统中得到广泛的接受
    2022-01-26 04:06:00下载
    积分:1
  • ECC密码体制在VHDL
    这段代码是用VHDL解释椭圆曲线密码术的。这段代码包含了使用FPGA板进行ECC加密的必要算法! ;
    2023-08-26 09:45:04下载
    积分:1
  • this come from alter ,you can look and find it on line about USB
    this come from alter ,you can look and find it on line about USB
    2023-09-06 16:15:03下载
    积分:1
  • Avgt_jesd204b_ad9250_ed
    基于avgt开发板的jesd204b源代码,需要安装Quartus软件(Avgt development board based on the jesd204b source code)
    2020-11-26 14:29:32下载
    积分:1
  • reg_counter
    时钟输入:在每个时钟的正沿或负沿对数据进行处理 联合开发网 - pudn.com
    2008-05-29 19:47:35下载
    积分:1
  • 256 点 FFT 实现的设计与实现
    实施256点,
    2023-04-02 01:20:04下载
    积分:1
  • histogram_new
    Verilog语言描述,统计图片的像素值直方图(Verilog,Pictures of the pixel value histogram statistics)
    2021-03-04 17:39:31下载
    积分:1
  • Poiseuille---BANFANTAN
    格子玻尔兹曼方法模拟poiseuille流,半反弹边界,适合进阶学者(Lattice Boltzmann Simulation poiseuille stream, half rebound border for advanced scholars)
    2021-04-07 13:29:01下载
    积分:1
  • 696524资源总数
  • 103938会员总数
  • 55今日下载