网站首页

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!...

于 2022-07-19 发布文件大小:538.65 kB

 0  182

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!-This is my learning process in the middle of the 10-minute program, containing various clock module and the counter, accumulator, and can download, compile!

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Exercise4
AES TSAPI Retrieve Event in Non-blocking Mode

2019-05-07 20:04:58下载

积分：1
基于DE2开发板，视频图像显示设计源代码，代码调试成功
基于DE2开发板，视频图像显示设计源代码，代码调试成功-based DE2 development board ,it is vhdl resourse code

2022-03-15 06:09:25下载

积分：1
lpddr2
LPDDR2 SDRAM memories compliant to JEDEC JESD209-2.

2015-05-11 20:57:21下载

积分：1
基于fpga和xinlinx ise的小游戏的vhdl程序，希望对你有所帮助！
基于fpga和xinlinx ise的小游戏的vhdl程序，希望对你有所帮助！-xinlinx and they simply based on the small game and ideally the VHDL process, and I hope to help you!

2022-03-13 03:44:13下载

积分：1
16ChannelDeserializer
LVDS De-serialization

2019-06-20 14:53:25下载

积分：1
alu
this is the vhdl code for the arithmetic logic unit.enjoy!

2013-08-22 18:51:35下载

积分：1
state-machine
一个简单的用verilog实现的售货机状态机设计，内有word介绍设计的原理(A simple realization of a vending machine with verilog state machine design, there are design principles introduced word)

2021-01-20 23:48:42下载

积分：1
verilog
数字信号除了的FPGA实现的Verilog源代码，之前发过一份是VHDL，各有所需吧，需要的看看吧(Digital signal in addition to the realization of the FPGA Verilog source code, send before a is VHDL, each have need it, need to look at it )

2012-02-25 15:06:35下载

积分：1
官方的RS232例程详细Altera非常实用
altera 官方rs232例程很详细很实用-official rs232 routines in great detail altera very practical

2023-04-15 09:15:03下载

积分：1
1pps
fpga程序，产生1pps脉冲信号，使用的verilog语言。(FPGA program generates 1 PPS pulse signal, using Verilog language.)

2020-06-20 17:00:01下载

积分：1

696518资源总数
105549会员总数
12今日下载

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!...

0 个回复

热门标签

热门下载