网站首页

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!...

于 2022-07-19 发布文件大小:538.65 kB

 0  56

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!-This is my learning process in the middle of the 10-minute program, containing various clock module and the counter, accumulator, and can download, compile!

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ov7620的CPLD采集程序，VHDL语言
ov7620的CPLD采集程序，VHDL语言-ov7620 CPLD acquisition procedures, VHDL

2022-10-29 18:00:04下载

积分：1
SineGen
Basic VHDL code to create a sine wave generator for an FPGA board.

2014-01-24 01:04:15下载

积分：1
i2c_master_top
i2c core : i2c master top

2012-05-23 01:17:22下载

积分：1
基于Basys3的贪吃蛇小游戏
说明：基于Basy3的贪吃蛇小游戏，实现了相关功能。(Snake Eating Game Based on Basy3)

2021-03-10 20:39:26下载

积分：1
对于Spartan 3E VGA控制器
资源描述VGA视频图形阵列（VGA）接口是一三排15针de-15连接器。15针VGA接口是许多视频卡，发现电脑显示器，以及一些高清晰度电视机。在笔记本电脑或其他小型设备，迷你VGA端口有时用于全尺寸的VGA接口的地方。

2023-02-07 09:40:03下载

积分：1
y210
三八译码器，四位加法器，EDA实验，用verilog编写(EDA experiment with verilog language)

2017-10-30 20:14:30下载

积分：1
VHDL教程及源码,是新手入门的不二选择!
VHDL教程及源码,是新手入门的不二选择!-VHDL Tutorial and source code is the only option, beginners!

2022-05-13 14:50:11下载

积分：1
32位元浮点数加法器,用于以VHDL编写的32位元CPU
32位元浮点数加法器,用于以VHDL编写的32位元CPU-32 bits floating-point Add

2022-10-08 15:20:02下载

积分：1
I write the digital phase
本人写的数字锁相环，有模拟数据，学习锁相环很好的材料。参考书“数字锁相环路原理与应用”编写。-I write the digital phase-locked loop, have simulated data, a good phase-locked loop learning materials. Reference book

2023-04-23 05:25:03下载

积分：1
mul
实现有限域中乘法，输入二个普通二级制数，输出在本原多项式的乘法结果(Achieve limited multiplication field, enter the number of two-tier system of two ordinary output in primitive polynomial multiplication results)

2014-01-12 22:52:38下载

积分：1

696524资源总数
103995会员总数
22今日下载

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!...

0 个回复

热门标签

热门下载