-
sdram_module3
能够实现16位的SDRAM的读写，没有仿真文件，只有SDRAM读写的源代码，用Verilog编写(can complete read or write sdram， only include Verilog code and no simulation files)
- 2013-11-25 12:43:11下载
- 积分：1
-
rams
combinatorial modules
- 2019-04-13 19:41:21下载
- 积分：1
-
曼彻斯特编码和解码
它包含了曼彻斯特编码和解码的Verilog文件。它解释了曼彻斯特编码方案和解码方案的基本原则1553总线结构。它给人的主意，还写Verilog代码
- 2022-04-16 20:33:22下载
- 积分：1
-
MCU_V_PWM_16bit
单片机通过总线，将占空比和频率送到CPLD/FPGA中，并控制PWM输出.采用Verilog HDL语言编写。(Microcontroller by bus, the duty cycle and frequency sent to the CPLD/FPGA in, and control the PWM output. Using Verilog HDL language.)
- 2020-10-29 09:19:57下载
- 积分：1
-
polynomial_compute
说明： 我自己当初用来求解arctan 暂时没有搞成ip形式 搞好了还要传git 这个代码还没有搞好，因为急需要下载东西 如果感兴趣可以联系我 邮件(this is a not full wrappered code very crude use chebyshev to caculate arctan function i m urgent to download a model from pudn so i do this.)
- 2019-05-31 23:25:00下载
- 积分：1
-
verilog实现的积分梳状滤波器
采用verilog实现的三级CIC抽取器，输入8位数据，输出26位数据，使用有限状态机用于实现下采样，包括积分器实现模块和梳状器实现模块
- 2022-02-20 13:58:22下载
- 积分：1
-
超大规模集成电路面试问题
资源描述关于集成电路相关的所有面试问题。
- 2022-07-10 07:53:20下载
- 积分：1
-
Lcd
说明： VHDL资料 很不错的！！！！！！！！！！！(VHDL )
- 2009-08-14 22:47:46下载
- 积分：1
-
DigitalClock
数字钟：实验中用到的小程序，用于万年历中的模块(Digital clock: a small program used in the experiment, the modules for calendar)
- 2013-05-26 09:25:23下载
- 积分：1
-
can-lite-vhdl-master
CAN VHDL Code. Behavioral implementation of CAN bus interface.
- 2021-01-19 21:48:41下载
- 积分：1
