-
fpga0023202323
FPGA时序分析说明。对于高速时钟设计中的时序分析与约束有帮助(FPGA,TIME)
- 2010-11-01 15:49:34下载
- 积分：1
-
101序列检测器
- 2022-01-27 21:51:40下载
- 积分：1
-
verilog VGA小球游戏
资源描述一个基于verilog的VGA显示小球游戏，可在FPGA板上运行
- 2022-06-01 16:33:47下载
- 积分：1
-
单片机课程设计——交通灯_1
一个交通灯设计,简单的实现，没有添加其他的显示管(Traffic Light System)
- 2020-06-21 10:40:02下载
- 积分：1
-
cordic算法verilog实现代码
采用verilog编写的经典的cordic算法，旋转模式，亲测可用，经过了9次旋转。cordic算法采用不断旋转求出正弦余弦值，是一种有效地迭代算法
- 2022-07-04 20:40:51下载
- 积分：1
-
frenqucy
利用康芯公司的FPGA芯片设计制作频率计，实现对频率的测量。(Kang core using FPGA chip design company frequency meter, realize the frequency measurements.)
- 2011-07-27 15:49:30下载
- 积分：1
-
da6578_testbench
da6578的IIc时序驱动verilog，次代码仿真验证通过，有需要的同志可以下载下来参考，同时需要IIC时序的操作，也可以下载下来进行参考来做一些相应的接口时序来完成你们对应的工作。
- 2022-07-17 22:27:50下载
- 积分：1
-
CORDIC，求正弦和余弦算法
cordic求正弦和余弦函数，包含三个文件，一个顶层，一个cordic迭代模块，一个频率字输入模块，最后呈现的波形就是正弦和余弦的样式。
cordic算法采用流水线结构，共迭代7次，简单实现了下，仅供参考，未做时序约束。
- 2022-04-02 09:30:34下载
- 积分：1
-
verilog 改性鲍伍利 8 x 8 乘法器
这段代码是修改鲍伍利乘数与乘数强度 8 x 8，和书面的 VERILOG 门级或结构端口映射方法和试验验证了功能仿真从 Xilinx 和 Altera 软件第二
- 2022-08-13 22:21:48下载
- 积分：1
-
uartfifo使用fifo进行uart通信
使用verilog HDL语言进行编写，通过FIFO缓存，使用uart串口，与上位机进行通信。在本示例中，FPGA向上位机发送的数据每次加一，并在串口调试助手中显示，可以观察相关现象。
- 2022-02-21 18:02:35下载
- 积分：1
|
联系客服（QQ：3324461878）
