-
ModelSim-gaojishiyong--Camp
FPGA开发仿真工具modelsim的高级进阶教程，包括如何写脚本文件和后台批处理文件(FPGA Development Advanced simulation tools modelsim tutorial, including how to write a script file and back-office batch file)
- 2012-05-09 23:52:21下载
- 积分：1
-
VGA显示接口的verilog控制程序。VGA显示驱动控制
VGA显示接口的verilog控制程序。用于VGA显示器的控制驱动-VGA display interface Verilog control procedures. Control for VGA display driver
- 2022-04-10 10:17:35下载
- 积分：1
-
static-timing-analyze
特权同学主讲的FPGA设计的时序约束专题（STA部分）(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
- 2013-07-11 13:23:46下载
- 积分：1
-
mvb_altera_may-02
altera mvb fpga sopc 设计参考文档，有一定价值(mvb fpga sopc Design scheme)
- 2015-01-15 17:15:33下载
- 积分：1
-
Turbo编码器
第 2 章LUT-日志-BCJRARCHITECTUREConventionalLUT-日志-BCJR 体系结构的能量消耗不通过简单 reducingtheir 时钟频率和吞吐量大大减少。这促使我们新型建筑便开始步入 ACS 基础电路系统是专门为了在具有最少的硬件复杂度，因此较低的能耗。< 跨度 style="font-size:12.0pt;line-height:150%;font-family：""> 我们验证我们的体系结构的前提下的 LTE turbo 译码，并表明它具有订单 ofmagnitude 更低的芯片面积，因此节能降耗的 state-of-the-artLUT-Log-BCJR 实现了 71%。我们的方法与先进的马克斯-日志-BCJRimplementations 相比，便于整体能耗的在 58 米以上的传输范围减少了 10%。
- 2022-07-17 01:46:12下载
- 积分：1
-
bianyuanjiance
图像采集 VGA输出 图像的边缘 ov7670(V image acquisition VGA output image edge)
- 2020-06-21 13:20:06下载
- 积分：1
-
本文描述了fpga中的亚稳态时如何产生的，以及如何计算亚稳态的平均无故障时间。对了解亚稳态有帮助。...
本文描述了fpga中的亚稳态时如何产生的，以及如何计算亚稳态的平均无故障时间。对了解亚稳态有帮助。-This paper describes the sub-fpga how the steady state, as well as how to calculate the metastable MTBF. The understanding of metastable helpful.
- 2022-06-01 03:41:23下载
- 积分：1
-
FUZZY
verilog 模糊PID 通过修改MIF文件 可以完成单个参数整定(FUZZY pid by verilog HDL)
- 2020-08-05 09:18:34下载
- 积分：1
-
MIT_Press_Circuit_Design_with_VHDL_(2004)
circuit design with VHDL e-book MIT Press....
- 2009-05-08 00:33:54下载
- 积分：1
-
下午5点的代码及说明，verilog代码，几乎所有的IC面试都会问…
5分代码及说明，verilog代码，几乎所有的IC面试都会问到这个问题，所以总结了一下发了上来，共同学习！-5 pm code and explanations verilog code Almost all the interviews will IC asked this question, summed up in the ranks about fat, learn together!
- 2022-02-21 11:34:44下载
- 积分：1
