登录
首页 » VHDL » 我用VHDL写的正弦,用FPGA内部ROM,有仿真testbench,在quartus里可以运行。在板子里已经验证...

我用VHDL写的正弦,用FPGA内部ROM,有仿真testbench,在quartus里可以运行。在板子里已经验证...

于 2022-07-25 发布 文件大小:636.12 kB
0 112
下载积分: 2 下载次数: 1

代码说明:

我用VHDL写的正弦,用FPGA内部ROM,有仿真testbench,在quartus里可以运行。在板子里已经验证-I used to write VHDL sinusoidal, using FPGA internal ROM, has simulation testbench, you can run in Quartus. Yard has already been verified in the plates

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • cnv_encd
    程序来自《现代通信系统-使用matlab》英文版 已经调通!并加上了注释。 希望对大家有帮助1(fpga)
    2009-04-02 21:13:00下载
    积分:1
  • dgnszsz
    多功能数字钟,在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)
    2013-09-20 10:20:31下载
    积分:1
  • 8B_10BENCODER
    基于8B10B的编解码模块的设计,使用verilog HDL语言,具有实用价值。(8B10B encoder)
    2014-05-23 16:39:25下载
    积分:1
  • 这里有一个实例
    here is a VHDL example
    2023-08-26 14:35:05下载
    积分:1
  • 16个VHDL 编程实例
    本文件夹包含了16个VHDL 编程实例,仅供读者编程时学习参考。 一、四位可预置75MHz -BCD码(加减)计数显示器(ADD-SUB)。 二、指示灯循环显示器(LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicoun
    2022-06-19 01:26:50下载
    积分:1
  • VGA显示驱动程序编写的Verilog HDL
    用Verilog HDL编写的VGA显示驱动程序-Verilog HDL prepared with VGA display driver
    2022-03-19 09:42:23下载
    积分:1
  • 96x96数字复用/解复用SPI
    96x96 Digital MUX/DEMUX via SPI
    2023-08-24 02:45:04下载
    积分:1
  • MATLABABCv2
    The aim of the ECG simulator is to produce the typical ECG waveforms of different leads and as many arrhythmias as possible. My ECG simulator is a matlab based simulator and is able to produce normal lead II ECG waveform.
    2017-08-21 21:31:42下载
    积分:1
  • 用于压缩感知。OMP 是一种算法
    用于压缩感知。OMP 是一种算法
    2023-04-30 08:30:04下载
    积分:1
  • 用于sopc builder添加组件用的ps/2 键盘 ipcore
    用于sopc builder添加组件用的ps/2 键盘 ipcore-Sopc builder used to add components used ps/2 keyboard IPCore
    2022-03-12 14:54:04下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载