登录
首页 » VHDL » DDR2 控制器

DDR2 控制器

于 2022-08-10 发布 文件大小:3.42 MB
0 132
下载积分: 2 下载次数: 1

代码说明:

下载自opencore网站!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • shi01
    FPGA上机文件一所以在FPGA中采用同 步设计非常重要 MAX+PLUS II可以计算出数据传输需要(fpga Several of the largest chip operating frequency I would be grateful if the output value of counter FFFFC- FE0FF simulation waveform between the print out (only EPF10K70RC240-4 chips, the maximum allowable Clock frequency)
    2017-10-24 16:41:14下载
    积分:1
  • FPGA实现四位数与四位数乘法
    FPGA实现四位数与四位数乘法,有仿真波形,合理利用FPGA资源(Four-digit and four-digit multiplication is realized by using FPGA. It has simulation waveform and makes rational use of the resources of the FPGA.)
    2020-06-21 00:00:02下载
    积分:1
  • 修改后的展位乘法的两个华莱士算法签名和签名二进制数
    这个项目修改后的展位华莱士算法给出了所需的方法来实现一种高速度和高性能并行计算的复数模拟乘法器。设计的结构使用基数 4 修改 Booth 算法和华莱士树。这两种技术来加速增殖过程,作为他们的能力,以减少局部产品代到 11/2 和压缩部分产品期限按比例为 3 ∶ 2。尽管如此,携带保存加法器 (CSA) 是用来增强系统的加法过程的速度。设计了系统有效地使用 VHDL 代码为 8 x 8 位签署数字和成功的模拟. Booth 型乘法器可以减少迭代步长,以执行乘法比较常规步骤操作次数。Booth 算法 "扫描" 乘法器操作数,并跳转到链的这种算法可以减少产生相对于常规的乘法算法,每个位的乘数乘以与被乘数和部分产品对齐和加在一起的结果所需的加法次数。更有趣的是加法次数是数据依赖
    2023-07-28 05:20:04下载
    积分:1
  • processor
    processor design istruction load pipeline ,hazard
    2010-04-02 03:52:08下载
    积分:1
  • VHDL实用教程(潘松),非常经典讲解VHDL语言,包含基本语法及实例。...
    VHDL实用教程(潘松),非常经典讲解VHDL语言,包含基本语法及实例。-VHDL Practical Guide (Pan Song), is a classic on the VHDL language, including basic grammar and examples.
    2022-08-07 10:44:16下载
    积分:1
  • med01-165
    median filter details
    2011-01-30 18:29:06下载
    积分:1
  • C54x is the Verilog code opencoreip
    c54x的VeriLog程序代码 也是opencoreip-C54x is the Verilog code opencoreip
    2022-03-26 18:08:34下载
    积分:1
  • 16*16点阵显示”北京欢迎"
         提供2个VHDL程序实现键盘显示的功能,第一个是16*16点阵显示“北京欢迎”,用VHDL语言编程实现,串烧在单片机实验工具箱上,让单片机点阵键盘上依次显示“北京欢迎”的字样。另附有LED数码管循环显示0~9数字的VHDL程序 ,成功串烧后,键盘上连续显示0~9这10个数字。
    2022-08-03 09:36:55下载
    积分:1
  • 对实例的Nios II开发的源代码,主要基于NIO…
    本源码为Nios II的开发示例,主要演示基于Nios II的uCOS的移植。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有很大帮助。-The source code for the Nios II development of examples, mainly based on the Nios II shows the uCOS transplant. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.
    2022-07-16 15:35:51下载
    积分:1
  • 7_to_1-LVDS-dispaly-from-FLASH
    该代码是基于verilog 实现的代码,可以用于对接受1080P的LVDS视频数据并处理后显示到各种规格的LCD屏幕上,且支持从FLASH中读取BMP的图片数据并实时显示到LCS屏幕(The code is based on the code verilog achieve, it can be used for receiving LVDS 1080P video and data processing displayed on a variety of LCD screen, and support for reading data the FLASH BMP images and real-time display to the LCS screen)
    2016-02-18 14:06:22下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载