登录
首页 » VHDL » VHDL在SOURCEINSIGHT的插件

VHDL在SOURCEINSIGHT的插件

于 2022-08-13 发布 文件大小:2.20 kB
0 130
下载积分: 2 下载次数: 1

代码说明:

VHDL在SOURCEINSIGHT的插件-VHDL in SOURCEINSIGHT plug-ins

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • simple_cpu
    初学cpu结构的很好的verilog代码的示例,适合初学者(novice cpu structure of the good verilog code examples for beginners)
    2007-03-03 01:05:16下载
    积分:1
  • spi_test
    基于fpga的spi通信测试 可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)
    2020-06-20 21:00:01下载
    积分:1
  • 8路视频光端机 接收侧 VHDL源码,使用了千兆以太网SERDES芯片,基于TBI接口的PCM视频传输。...
    8路视频光端机 接收侧 VHDL源码,使用了千兆以太网SERDES芯片,基于TBI接口的PCM视频传输。-8-Channel Video Optical Receiver side of VHDL source code, using the Gigabit Ethernet SERDES chip, based on the TBI interface PCM video transmission.
    2022-12-18 19:40:04下载
    积分:1
  • OQPSK
    OPSK调制解调。代码思路很清晰,也很干净(Modulation demodulation OPSK. The code ideas very clear, and very clean)
    2021-03-09 20:39:27下载
    积分:1
  • High
    高速多通道crc实现,可以并行实现5个通道数据的校验,支持10GB以太网标准-High-speed multi-channel crc implementation, can be achieved in parallel 5-channel data validation, support for 10GB Ethernet standard
    2022-07-18 13:13:37下载
    积分:1
  • vhdl 计数器源程序,大家看看吧 vhdl 计数器源程序,大家看看吧...
    vhdl 计数器源程序,大家看看吧 vhdl 计数器源程序,大家看看吧-vhdl counter source, we see it vhdl counter source, we see it
    2022-08-21 00:34:32下载
    积分:1
  • verilog-2-1-4
    卷积码(2,1,4)编解码的FPGA实现(Convolution code (2,1,4) decoding the FPGA implementation)
    2020-12-27 21:09:02下载
    积分:1
  • LatticeECP3_SERDES_PCS_使用指南
    LatticeECP3 SERDES/PCS 使用指南(LatticeECP3 SERDES/PCS usage guide)
    2017-06-13 13:57:27下载
    积分:1
  • 用verilog写的很好的cpu core
    用verilog写的很好的cpu core-using Verilog write a good cpu core
    2023-06-03 16:40:03下载
    积分:1
  • sha1
    利用verilog语言实现了SHA-1机密算法,具体算法与加密芯片ds28e01一致。(Using Verilog to achieve the SHA-1 secret algorithm, the specific algorithm is consistent with the encryption chip ds28e01.)
    2020-11-08 08:49:47下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载