登录
首页 » VHDL » verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,9...

verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,9...

于 2022-08-15 发布 文件大小:14.92 kB
0 91
下载积分: 2 下载次数: 1

代码说明:

verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,9-10章-Verilog HDL 135 cases Guide : Verilog HDL language similar to the C language, to facilitate learning. This document with the source code, 9-10

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • K9HCG08U1D K9PDG08U5D K9LBG08U0D K9MDG08U5D 三星 4G 8G 16G nand资料
    K9HCG08U1D K9PDG08U5D K9LBG08U0D K9MDG08U5D 三星 4G 8G 16G nand资料-K9HCG08U1D K9PDG08U5D K9LBG08U0D K9MDG08U5D Samsung 4G 8G 16G nand datasheet
    2022-01-28 16:21:35下载
    积分:1
  • 用VHDL语言实现数字钟的设计
    用VHDL语言实现数字钟的设计,要求设计实现一个具有带预置数的数字钟,具有显示年月日时分秒的功能。用6个数码管显示时分秒,set按钮产生第一个脉冲时,显示切换年月日,第2个脉冲到来时可预置年份,第3个脉冲到来时可预置月份,依次第4、5、6、7个脉冲到来时分别可预置日期、时、分、秒,第 8个脉冲到来后预置结束,正常工作,显示的是时分秒。Up为高电平时,upclk有脉冲到达时,预置位加1.否则减1。
    2022-10-28 10:35:04下载
    积分:1
  • PERI4-DM9000A
    基于FPGA的DM9000A芯片的网络数据采集系统,基于NIOS架构,c语言编程,资料齐全,包含不止5个源程序,绝对受用!(FPGA-based the DM9000A chip network data acquisition system based on NIOS architecture, c programming language, the information is complete, contains more than 5 source code is absolutely good enough!)
    2020-09-16 16:57:55下载
    积分:1
  • 基于fpga的自动售货机
    用verilog状态机实现的自动售货机,是一次课程作业,参考了网上的例子进行了修改(Automatic vending machine implemented with Verilog state machine)
    2018-06-25 22:18:06下载
    积分:1
  • MS5611控制 温度 压力 fpga vhdl
    利用vhdl 语言实现对ms5611的控制,读取温度值和压力值
    2023-04-17 17:10:03下载
    积分:1
  • IC设计流程和设计方法
    IC的设计可以分为两个部分,分别为:前端设计(也称逻辑设计)和后端设计(也称物理设计),这两个部分并没有统一严格的界限,凡涉及到与工艺有关的设计可称为后端设计。(The design of IC can be divided into two parts: front-end design (also called logic design) and back-end design (also known as physical design). These two parts do not have a uniform and strict boundary, and the design related to process can be called back-end design.)
    2020-07-01 23:00:02下载
    积分:1
  • source
    完成cmos摄像头对图像的捕捉,然后进行拼接通过USB进行传输。(complete picture capture)
    2020-11-11 18:19:45下载
    积分:1
  • cnt60
    60进制计数器,(由一六进制和十进制连线组成)(60 binary counter (hexadecimal and decimal by a connection form))
    2011-11-29 10:48:37下载
    积分:1
  • This is an 16 bit adder using vhdl
    实现十六位加法器,是书籍上配套的应该可用-This is an 16 bit adder using vhdl
    2023-09-07 11:05:03下载
    积分:1
  • vhdl来实现的数字频率合成的技术,几乎很全的,所有的都有...
    用vhdl来实现的数字频率合成的技术,几乎很全的,所有的都有 -Use VHDL to realize the digital frequency synthesis technology, almost the whole of, all have
    2022-02-04 17:07:58下载
    积分:1
  • 696518资源总数
  • 105885会员总数
  • 31今日下载