-
jianpan
说明： 一个简单的键盘接口模块程序，对键盘输入的数据和时钟信号进行过滤。过滤后的数据信号PS2Df将被送入两个11位移位寄存器中(A simple keyboard interface module program filters keyboard input data and clock signals. The filtered data signal PS2Df will be fed into two 11-bit displacement registers.)
- 2020-06-24 02:00:02下载
- 积分：1
-
SkanMean
Firmware for autotuning Sensor
- 2015-06-25 20:01:36下载
- 积分：1
-
浮点乘法Verilog FPGA
数字乘法器，作为现代计算机中必不可少的一部分，其设计工作越来越受到人们的重视。本文采用硬件描述语言verilog HDL设计了一个基于补码一位乘法的浮点乘法器，设计功能完善，灵活性较好。理论依据包括浮点运算和补码一位乘法运算。本文对开发环境，测试环境做了简要介绍，并对设计过程进行了详细的描述分析，使用Modelsim软件的Simulator模块进行了功能仿真
- 2022-04-20 01:40:28下载
- 积分：1
-
一位十进制可逆计数器的Verilog代码
Verilog实现的一位十进制可逆计数器，可以实现十进制数的加减功能，有仿真图，计数器模数为10，有计数器使能控制，进位输出，具有同步置数和异步清零功能
- 2022-03-15 17:20:35下载
- 积分：1
-
10_ImageEdge
基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像边缘提取(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image edge extraction)
- 2020-10-23 20:27:22下载
- 积分：1
-
cntl_ddr3(xilinx)
xilinx ddr3最新VHDL代码,通过调试(xilinx ddr3 latest VHDL code through debugging)
- 2007-12-05 23:03:10下载
- 积分：1
-
Tri-Eth
采用xilinx三太以太网ip核，tri-mode MAC完成千兆以太网数据传输(Too Ethernet using xilinx ip three nuclear, tri-mode MAC Gigabit Ethernet data transmission is completed)
- 2014-03-06 22:00:43下载
- 积分：1
-
第十一部分 SDRAM读写例程
SDRAM即同步动态随机存储器，同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。因为SDRAM具有存取速度大大高于FLASH存储器, 且具有读/写的属性, 因此SDRAM在系统中主要用于程序的运行空间,大数据的存储及堆栈。SDRAM是高速的动态随机存取存储器, 它的同步接口和完全流水线的内部结构使其拥有极大的数据速率, SDRAM的时钟频率可以达到100Mhz以上, 一片16位数据宽度的SDRAM的读写数据带宽达到1.6Gbit/s。
- 2022-05-09 09:53:40下载
- 积分：1
-
74ls165
74ls165电路源代码verilog,已经验证。(74ls165 verilog)
- 2020-11-22 22:59:34下载
- 积分：1
-
ODBC
ODBC编程实例，使用ODBC对基于开关量数据采集卡的通信接口设计与实现。(ODBC programming examples, using ODBC for data acquisition card based digital communications interface design and implementation.)
- 2013-07-14 13:16:35下载
- 积分：1
|
联系客服（QQ：3324461878）
