网站首页

浮点乘法Verilog FPGA

于 2022-04-20 发布文件大小:1.29 kB

 0  94

下载积分: 2 下载次数: 1

我要下载

代码说明：

数字乘法器，作为现代计算机中必不可少的一部分，其设计工作越来越受到人们的重视。本文采用硬件描述语言verilog HDL设计了一个基于补码一位乘法的浮点乘法器，设计功能完善，灵活性较好。理论依据包括浮点运算和补码一位乘法运算。本文对开发环境，测试环境做了简要介绍，并对设计过程进行了详细的描述分析，使用Modelsim软件的Simulator模块进行了功能仿真

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA 高斯滤波器
此筛选器是由语言 HDL 设计的。成功模拟上协同作用。此筛选器用于视频和图像处理项目，降低盐及胡椒噪音。

2022-03-16 02:08:29下载

积分：1
jtag
verilog jtag源码及原理，还有debug模块。边界扫描等(verilog jtag source and principle, as well as debug module. Boundary-Scan, etc.)

2021-04-27 14:18:44下载

积分：1
15-04-0218-01-004a-ieee802-15-4-mac-overview
THE IMPLENTATION OF THE MAC PROTOCOL USING THE FPGA ALTERA 3

2013-04-18 20:04:49下载

积分：1
LCD
LCD Interface_Xilinx.CPLD源码参考设计(LCD Interface Xilinx CPLD)

2009-05-03 10:34:47下载

积分：1
my_uart
一个简单的UART串口程序，能实现数据的发送与接收，但没有奇偶校验等验证数据传输是否正确。(A simple UART serial program, can send and receive data, but there is no parity and other validation data is correct.)

2011-08-17 20:48:11下载

积分：1
AHB2APB Bridge 的Verilog
在AMBA bus 总线中，AHB是高速的总线接口，APB则是低速的总线接口，有些低速的外设不需要接入高速的外设时，便通过桥接的方式接入APB总线中。

2022-01-20 22:42:04下载

积分：1
ov5640驱动代码
ov5640的驱动代码，包括寄存器初始化，cmos图像的捕获，ddr内存的驱动，LCD驱动等。

2022-04-30 23:32:42下载

积分：1
AD_sample
AD采集模块,设计模块采集AD5270的输出数据(AD Collection module Design module to collect the output data of AD5270 )

2020-11-18 16:19:39下载

积分：1
时钟同步的Verilog代码，signal_sync和crossdomain_signal
跨时钟同步功能的Verilog代码，有两个文件，signal_sync和crossdomain_signal module signal_sync ( clk_i, rst_i, signal_i, signal_o, valid_o, edge_o, posedge_o, negedge_o ); module crossdomain_signal ( input reset, input clk_b, input sig_domain_a, output sig_domain_b );

2022-02-02 17:04:15下载

积分：1
设计 verilog 蓝牙模块
蓝牙是一种标准协议的设备（如手机、掌上电脑、个人电脑和任何其他设备之间的无线连接。这一标准的主要目的是提供免版税标准这种无线协议。这个项目的目标是打造 HCI LMP，开源免费蓝牙基带控制器和高层次软件栈

2022-01-21 00:55:09下载

积分：1

696516资源总数
106642会员总数
12今日下载

浮点乘法Verilog FPGA

0 个回复

热门标签

热门下载