登录
首页 » Verilog » 浮点乘法Verilog FPGA

浮点乘法Verilog FPGA

于 2022-04-20 发布 文件大小:1.29 kB
0 79
下载积分: 2 下载次数: 1

代码说明:

数字乘法器,作为现代计算机中必不可少的一部分,其设计工作越来越受到人们的重视。本文采用硬件描述语言verilog HDL设计了一个基于补码一位乘法的浮点乘法器,设计功能完善,灵活性较好。理论依据包括浮点运算和补码一位乘法运算。本文对开发环境,测试环境做了简要介绍,并对设计过程进行了详细的描述分析,使用Modelsim软件的Simulator模块进行了功能仿真

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ad9226
    说明:  ad 9226 数据采集芯片的 FPGA 实现,FPGA 对数据的采集准确,通过仿真和实测(The FPGA implementation of ad9226 data acquisition chip,FPGA data acquisition accuracy, through simulation and measurement.)
    2020-01-12 19:08:30下载
    积分:1
  • interpolate4
    调制信号后4倍内插的verilog代码,用于基带成型滤波器输入数据(4 times after modulation signal interpolation verilog code, used to baseband shaping filter input data)
    2017-04-20 15:52:09下载
    积分:1
  • uart
    通过串口发送,实现FPGA与stm32的dds发生器(Implementation of DDS generator)
    2018-11-28 09:19:29下载
    积分:1
  • cordic
    说明:  16级流水线型cordic旋转代码以及测试文件,亲测好用(16-stage pipelined cordic rotation code and test files, pro-testing)
    2019-03-09 08:59:01下载
    积分:1
  • sobel_filter_zx1809_v10
    说明:  图像边缘检测,图像中值滤波和MATLAB处理(Digital Image processing based on FPGA)
    2019-05-22 13:46:59下载
    积分:1
  • VHDL-DDS
    基于FPGA的DDS信号源设计,32位相位累加器,产生可调频率(FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency)
    2013-06-27 15:16:15下载
    积分:1
  • 基于Basys3的贪食蛇游戏
    基于Digilent Basys3的贪食蛇游戏,Xilinx Aritix7-35T FPGA芯片,用板载按键操作,VGA输出到显示器
    2023-03-09 09:30:04下载
    积分:1
  • 实现FPGA硬件开发使用的加法器
    说明:  用于实现FPGA硬件开发使用的加法器,需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)
    2020-06-22 03:20:01下载
    积分:1
  • codelock
    说明:  用VHDL实现密码锁功能,用状态机实现,分管理员和用户两种功能,可分别修改密码,重置密码等。(codelock,VHDL,state)
    2010-03-19 13:32:14下载
    积分:1
  • dianti
    实现电梯的相关控制系统,在开发板EGO1上实现,数码管显示相关的楼层和状态(dianti in verilog)
    2020-12-26 10:59:03下载
    积分:1
  • 696518资源总数
  • 105908会员总数
  • 30今日下载