-
Single-port-RAM-
单口RAM带CLR信号的verilog程序。很详细的.(Single-port RAM with a CLR signal)
- 2011-08-07 11:27:59下载
- 积分：1
-
CHANNEL_ESTIMATION_PROJECT
基于 quartus 2 的 lte 信道估计verilog hdl代码 只有功能仿真 时序仿真自己加sdc文件并且调整testbench的clk才能做出来(Estimated Verilog HDL code based Quartus lte channel only functional simulation timing simulation plus sdc file and adjust the testbench clk to do it)
- 2013-04-22 19:29:00下载
- 积分：1
-
QPSK_System
实现QPSK系统的调制解调仿真，基带成形滤波器采用升余弦滚降滤波器，将仿真的误码率与理论误码率作了比较(Implement QPSK modulation and demodulation simulation system, the baseband shaping filter using Raised Cosine filter will BER simulation were compared with the theoretical BER)
- 2020-12-22 15:39:07下载
- 积分：1
-
DAC2902
verilog编写的DAC2902程序，用于高速的数模转换(verilog language,using for DAC2902 digital analog converter)
- 2011-08-07 14:29:54下载
- 积分：1
-
8b10b_xilinx
xilinx 的8B10B编解码源码, 里面有仿真模型,用以测试验证(xilinx 8B10B encode/decode source)
- 2018-07-20 16:02:29下载
- 积分：1
-
verilog数字式秒表
数字秒表的设计思路是通过一个计数电路，首先对一个时钟进行不同的分频，然后将分频出的时钟分别送给相的的模块，毫秒计数器，秒计数器，分计数器，时计数器，然后经过译码电路送给数码管，显示出相应数字。具体操作则是通过外部的开关防颤动电路来设计控制器，从而达到对计时模块的控制，完成“计数”、“停止”和“复位”的动作。
- 2022-01-22 04:16:59下载
- 积分：1
-
dpll
说明： 在quartus下搭建的数字锁相环，能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
- 2020-06-21 01:00:02下载
- 积分：1
-
fpga
简易数字存储示波器verilog源代码 经过EP2C8Q208C8验证(Simple digital storage oscilloscope verilog source code has been verified EP2C8Q208C8)
- 2013-07-16 13:04:03下载
- 积分：1
-
基于FPGA的彩色符号设计
a、设计可显示横彩条和纵彩条的VGA彩条信号；
b、设计可显示英语字母的VGA彩条信号；
c、设计可显示移动彩色斑点的VGA彩条信号；
d、设计可实现手动切换a、b、c三个功能.(The design can display VGA color color and color of the longitudinal cross signal.
The design can display the VGA color signal of the English alphabet.
The design can display the VGA color signal of mobile color spots.)
- 2020-11-09 16:29:46下载
- 积分：1
-
基于FPGA的课程设计
这是大二的基于FPGA的课程设计，基本功能是一个数字钟，但是做了很多额外的外设，包括数码管，鼠标，键盘，LCD，还有VGA显示钟表等。当然初学者可以看一下还是很有帮助的，高手的话就去opencore网站去下载更高级的项目吧，呵呵。
- 2022-03-15 20:02:07下载
- 积分：1
