登录
首页 » VHDL » Verilog module containing a synthesizable CRC function //* polynomial: (0 1 8)...

Verilog module containing a synthesizable CRC function //* polynomial: (0 1 8)...

于 2022-08-18 发布 文件大小:1.04 kB
0 118
下载积分: 2 下载次数: 1

代码说明:

Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8-Verilog module containing a synthesizable CRC function //* polynomial: (0 1 8) //* data width: 8

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog implementation USB program, open the project file with the ISE can be
    Verilog实现的USB程序,用ISE打开工程文件即可-Verilog implementation USB program, open the project file with the ISE can be
    2022-01-21 21:28:31下载
    积分:1
  • can-lite-vhdl-master
    说明:  CAN VHDL Code. Behavioral implementation of CAN bus interface.
    2021-01-19 21:48:41下载
    积分:1
  • 6_Sets_of_8051_VHDL_Verilog
    it has 6 packages of 8051 sources,including source code(VHDL and Verilog),dc scripts, pdfs, netlists etc. and a MIPS IP package
    2012-07-02 10:56:02下载
    积分:1
  • MP3译码器的VHDL代码
    MP3解码器的VHDL源代码 ,很实用的,设计时可以参考 ,很罕见的完整MP3 decoder源码 -VHDL code for MP3 decoder
    2022-05-07 23:05:49下载
    积分:1
  • interpolation_shaping_filter
    内插成型滤波器的FPGA实现,可根据需要配置不同的内插倍数,Quarter II环境编译,可直接使用(Interpolation shaping filter FPGA, can be equipped with different interpolation factor, Quarter II compiler environment, can be used directly)
    2013-11-12 21:13:46下载
    积分:1
  • verilog时钟分频器~ 50hmz波特率9600bps,使用~
    verilog分频器~时钟为50hmz,波特率采用9600bps~-Verilog clock divider ~ 50hmz, using baud rate 9600bps ~
    2022-06-03 13:21:28下载
    积分:1
  • FPGA 出租计费器
    本代码绝对真实可靠,原用于长沙理工大学EDA课程设计之出租车计费器。本代码在要求的基础上添加显示时速和报警功能。希望此代码对有此需求的同学有所帮助!
    2022-01-25 20:43:32下载
    积分:1
  • 基于FPGA的数字钟
    1.设计一个具有24进制计时、显示、整点报时、时间设置和闹钟功能的数字钟,要求时钟的最小分辨率时间为1s。2.多功能数字钟系统功能的具体描述如下:     计时:正常工作状态下,每日按24小时计时制计时并显示,蜂鸣器逢整点报时。     校时: 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-05-23 08:48:32下载
    积分:1
  • VLSI-Paper
    VLSI based question set
    2013-04-02 18:36:26下载
    积分:1
  • adding
    加法器,输入两个整数,用电路图形式将其逻辑原理呈现出来,该加法器为8位运算,每一位都对应一张电路图,可展示其完整过程(Adder, input two integer, with circuit diagram form its logical principle appear, this adder is 8 bit arithmetic, each corresponding to a circuit diagram, can show the complete process)
    2012-11-19 13:54:32下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载