登录
首页 » Verilog » 速率发生器

速率发生器

于 2022-08-22 发布 文件大小:33.47 kB
0 138
下载积分: 2 下载次数: 1

代码说明:

这个程序是用来划分时钟,实现9600个传输速率的。该代码是在10兆赫的时钟频率运行。它计算特定的传输速率所需的比特数;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • RANGEN
    2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码,verilog编写;包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)
    2020-10-27 17:09:59下载
    积分:1
  • 序列检测器
    在计算机网络中像以太网,数字发送数据一位一次,非常高的速度。这种运动的数据通常被称为位流。一个特点是不幸的特别是在位流中的任何一位看起来与许多其他位相同。显然是重要的一个接收器能识别的比特流的重要特征。作为一个例子,它是消息的重要的是消息的明确的开始和结束。这是这份工作的特殊位序列被称为的标志。国旗是只是一位序列,充当的位流中的一个标记。在位流中检测一个标志采用序列检测器 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-09-05 08:05:03下载
    积分:1
  • pj_gtx
    说明:  利用高速口GTX进行快速的数据传输,包括接受和发送模块,用途广泛(The use of high-speed port GTX for fast data transmission, including receiving and sending modules, has a wide range of uses.)
    2019-03-25 21:40:10下载
    积分:1
  • qts_qii55002
    ALTERA on chip fifo. this document is from altera. good resouce
    2010-09-26 22:12:17下载
    积分:1
  • sha1_v01
    基于FIPS 180-4标准的SHA-1算法的verilog HDL实现,分模块分别实现(FIPS 180-4 standard SHA-1 algorithm-based verilog HDL sub-modules, respectively, to achieve)
    2012-09-20 14:57:19下载
    积分:1
  • 9826
    针对AD9826驱动设计的Verilog代码,主要是配置ccd采样的设计(The Verilog code is designed for AD9826, to configuration ccd sampling )
    2020-07-16 21:48:50下载
    积分:1
  • tpc_vhd
    完整的TPC编译码VHDL程序,直接就可以运行(TPC encoder and decoder)
    2020-11-21 15:29:36下载
    积分:1
  • led
    基于fpga的led点阵控制系统软件程序设计(Led dot matrix control system based on fpga software program design)
    2013-01-14 11:50:35下载
    积分:1
  • ISARCSSim_az
    基于压缩感知的ISAR方位向成像以及与FFT成像对比(CS-based ISAR imaging and RD imaging)
    2013-04-07 15:16:53下载
    积分:1
  • tb_modular
    Matlab to hdl code for Least_square testbench
    2020-06-17 12:20:02下载
    积分:1
  • 696518资源总数
  • 105908会员总数
  • 30今日下载