登录
首页 » Verilog » 速率发生器

速率发生器

于 2022-08-22 发布 文件大小:33.47 kB
0 159
下载积分: 2 下载次数: 1

代码说明:

这个程序是用来划分时钟,实现9600个传输速率的。该代码是在10兆赫的时钟频率运行。它计算特定的传输速率所需的比特数;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • memristor
    忆阻器的PSPICE仿真,是忆阻器的宏模型,适合于cadence16.5版本(memristor PSPICE simulation)
    2021-02-20 09:39:43下载
    积分:1
  • sdram
    SDRAM驱动器,自己项目利用的,已经经过实际验证(sdram controller)
    2010-01-28 14:13:35下载
    积分:1
  • USART
    基于USART的ARM与FPGA通信实验(Based on the ARM and FPGA communication experiment of USART )
    2017-04-15 16:58:30下载
    积分:1
  • cnt6
    verilog实现的“六进制约翰逊计数器”。(verilog implementation of the " six hexadecimal Johnson counters." )
    2009-09-18 19:11:18下载
    积分:1
  • RTC
    verilog编写的RTC(实时时钟)包含APB总线接口、时钟计时部分等(verilog prepared by the RTC (real time clock) contains APB bus interface, clock time some other)
    2009-12-19 23:51:50下载
    积分:1
  • UC1608-24064
    UC1608 24064驱动 COG LCD驱动程序(UC1608 24064)
    2011-09-09 08:24:24下载
    积分:1
  • project_1
    说明:  基于FPGA平台的双目视觉处理项目,可以通过双目摄像头实现目标物体测距,测量大小等功能(Binocular vision processing based on FPGA platform)
    2021-03-07 11:07:17下载
    积分:1
  • 3M
    说明:  在FPGA实验操作系统实现ASK,FSK,PSK的调制解调,基带信号由M序列发生器产生,经过AD模块在示波器上进行显示,精油DA模块在同一块实验板上进行解调操作,生成信号控制LED灯的亮灭,并与调制输出信号在示波器上同时展示,并进行对比。基带信号为3MHz。(In the FPGA operating system experiment implementation ASK, FSK, PSK modulation and demodulation of the baseband signal generated by the M sequence generator, through the AD module on the oscilloscope display module, oil DA demodulation operation in the same block experiment board, the signal generation control LED lights off, and the modulated output signal displayed on the oscilloscope at the same time, and compared.)
    2018-02-09 20:07:01下载
    积分:1
  • FPGA
    Verilog 我认为写的非常好的细节书(Verilog In my opinion written details of the book)
    2012-10-03 10:10:46下载
    积分:1
  • GPS基带处理的verilog代码
    GPS软件接收机基带处理的verilog程序,通过解扩解调,同步等过程将中频数据转换为原始导航数据
    2022-03-24 13:40:54下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载