-
uart
Verilog UART is written in this file
- 2013-04-16 12:34:05下载
- 积分：1
-
std_ovl_v2p7_Feb2013
目前最新的OVL库，里面是标准的ASSERTION模块，支持VHDL刚Verilog，最近在做AXI协议验证的时候用到，分享下(The latest OVL(open verification library),including all standard module of assertions(VHDL and Verilog). It can be used into AXI Protocl Verification. Just share with you guys.)
- 2021-04-28 21:38:43下载
- 积分：1
-
一种链式Merkle签名加密处理器体系结构
应用背景一个时间签名方案依赖于哈希函数，因此，假设是抵抗攻击用量子计算机。这些方法本身就提高了一个关键的管理问题，作为密钥对只能用于一个消息。这意味着，对于一次性签名方案的工作，发送者必须将验证密钥与邮件和签名一起传递。在接受，接收器在验证签名前验证验证密钥的真实性。基于哈希树的解决这个问题的方法是根据大量的验证密钥的真实性来解决这个问题一根钥匙的真实性。然而，这种方法会导致计算，通信和存储间接费用。由于硬件加速，本文提出，第一次，一个处理器架构这提高了性能的一次性签名方案，而不占用内存的使用和通信特性。这种架构实现链式Merkle签名方案的基础上温特尼茨的一次性签名方案。所有操作，即密钥生成、签名和验证都是在FPGA平台上实现，作为一个协处理器。原型的定时测量显示至少一个数量级相比，相同的软件解决方案的性能提升。关键技术这是第一次，一种Merkle签名的硬件解决方案作为一个候选的后量子密码技术，这说明了本系统在现代的可行性FPGA。达到10和70之间的加速因子。复杂性通过定义特定于应用程序的应用程序来定义这个系统高模块化的处理器体系结构。除了平行性级，许多参数，如温特尼茨参数，树高和CMSS级别数为设计可由系统设计人员调整的参数来获得性能和资源的预期设计目标使用。尽管其接受的特征，典型的加密处理器将进行优化处理。此外，由于布拉姆利用相对较低，内存密集型MCP的会实现，它允许建立更多更大的子树进一步提升处理器性能。
- 2022-10-29 02:15:05下载
- 积分：1
-
Toplevel VHDL Structural model of a system containing 8051
Toplevel VHDL Structural model of a system containing 8051
-Toplevel VHDL Structural model of a system containing 8051
- 2022-11-19 06:20:03下载
- 积分：1
-
altera several new FPGA configuration methods and the use of experience
altera的几种新型的FPGA的配置方法和使用心得-altera several new FPGA configuration methods and the use of experience
- 2022-05-09 07:27:04下载
- 积分：1
-
ps2接口源程序。标准的键盘和鼠标接口，在Xilinx SpartanII XC2S200 实验板上通过验证...
ps2接口源程序。标准的键盘和鼠标接口，在Xilinx SpartanII XC2S200 实验板上通过验证-ps2 interface source. Standard keyboard and mouse interface, in the experiments on-board Xilinx SpartanII XC2S200 validated
- 2023-03-24 22:15:03下载
- 积分：1
-
基于VHDL的UART控制器设计
UART模块的VHDL语言设计(Design of VHDL language based on UART module)
- 2017-11-13 23:56:26下载
- 积分：1
-
一个有关于UART开发的自己的一个VHDL代码
一个有关于UART开发的自己的一个VHDL代码-A UART has developed its own about a VHDL code
- 2023-03-01 05:35:04下载
- 积分：1
-
In communication systems channel poses an important role. channels can convolve...
In communication systems channel poses an important role. channels can convolve many different kind of distortions to our information. In perticular wireless channels multipath distortion is sevear.
and more sevear is such distortion is random.
To handle this, multipath affected channels require Equalizers at receaver end.
such equalizer uses different learning Algorithms for identifying channels continuously.
This project is VHDL implementation of LMS learning algorithm with pipelined architecture. so this implementation can work with higher data rates with less clock speed requirments and so with less power consumpiton
It uses Fixed point arithmatic blocks for filtering so suitable for coustom asic.
- 2022-02-24 17:03:03下载
- 积分：1
-
RS232
基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用(VHDL based on the RS232 communication procedures, including complete source code, locking pin, as well as download files documents can be directly downloaded using)
- 2008-07-27 13:19:28下载
- 积分：1
