登录
首页 » VHDL » 一个PS2 IP CORE(VHDL) for FPGA

一个PS2 IP CORE(VHDL) for FPGA

于 2022-09-04 发布 文件大小:26.75 kB
0 119
下载积分: 2 下载次数: 1

代码说明:

一个PS2 IP CORE(VHDL) for FPGA-A PS2 IP CORE (VHDL) for FPGA

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MRAM2012
    STT-MRAM磁性存储器全部verilog代码和仿真验证代码,包括行为模块,读写模块和控制模块,已经经过验证完全正确(STT-MRAM magnetic memory all the code and simulation code, including behavior module, reader module and the control module, has been proven entirely correct)
    2020-06-29 14:20:02下载
    积分:1
  • fft变换三个中的一个(站长:三个代码算一个)
    fft变换三个中的一个(站长:三个代码算一个)-one of the three fft transfermation code
    2023-06-12 17:40:03下载
    积分:1
  • FirlterTeam
    数字滤波器组。包含matlab程序和word说明。通过一个低通数字滤波器和多个带通数字滤波器组合成一个滤波器组(Groups of the digital filter. Contains matlab program and word description. Through the combination of a low pass digital filter, and a plurality of band-pass digital filter into a filter bank)
    2013-01-15 20:38:33下载
    积分:1
  • navigation
    Ship navigation project
    2014-12-04 18:58:16下载
    积分:1
  • i2c-configure-SAA7113
    i2c配置SAA7113,非常有用的程序,做视频采集类必看(i2c configure SAA7113)
    2013-12-25 16:37:37下载
    积分:1
  • ADPCM
    说明:  APPCM算法和AD/DA芯片驱动在CPLD中的实现,已在实际硬件中测试OK,quartus2环境(APPCM algorithm and AD/DA chip in the drive to achieve in the CPLD has been tested in actual hardware OK, quartus2 environment)
    2009-08-22 10:07:03下载
    积分:1
  • 这是用VHDL实现的8位加法器,对新手有点帮助。
    这是用VHDL实现的8位加法器,对新手有点帮助。-This is achieved using VHDL adder 8, a little help to novices.
    2022-07-20 21:54:41下载
    积分:1
  • UART
    说明:  串口通信vivado实现,带有仿真文件,可实现数据收发(the uart program based on vivado)
    2020-07-02 16:15:57下载
    积分:1
  • dw_apb_rtc_db
    verilog实现rtc文档,可用于实现RTC。(verilog realize rtc document can be used to implement the RTC.)
    2016-04-05 22:39:37下载
    积分:1
  • FPGA-PID
    基于FPGA设计的一个PID控制系统,完成对物体检测和运动控制;直流电机和步进电机驱动模块是可选的。(PID control system based on FPGA: Objection detection, movement control, motor driver is optional)
    2018-03-08 23:01:30下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载