登录
首页 » VHDL » 一个PS2 IP CORE(VHDL) for FPGA

一个PS2 IP CORE(VHDL) for FPGA

于 2022-09-04 发布 文件大小:26.75 kB
0 148
下载积分: 2 下载次数: 1

代码说明:

一个PS2 IP CORE(VHDL) for FPGA-A PS2 IP CORE (VHDL) for FPGA

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga_pc_software
    计算机组成原理课程实验使用软件,Thinpad教学机教学实验软件 实现mips代码到机器代码之间的转换 实现本机和FPGA板的通信,将机器代码送入 可在本机编写代码送入fpga板的sram中,fpga板的cpu会运行(Computer architecture course experiment using software, Thinpad teaching machine teaching experiment software mips code into machine code conversion for communication between the machine and the FPGA board can be fed into the machine code written in native code into the fpga board sram in, fpga board cpu runs)
    2014-06-15 18:10:11下载
    积分:1
  • ch8_1
    8选1程序,是利用vhdl编写的,自己弄得还能用,上传下(8 Select a program is written using vhdl, allowed herself can use to upload the next)
    2010-06-20 13:36:42下载
    积分:1
  • FSM_Robustness_Testing
    基于有限状态机的健壮性测试研究。 关键词:健壮性测试;增强有限状态机;全球平台;安全通道协议(The Research of Robustness Testing Based on FSM)
    2012-09-06 14:08:56下载
    积分:1
  • 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件,可以直接下载使用!...
    一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件,可以直接下载使用!-A VHDL design with the use of powerful 32-bit CPU, this document contains Altera Corporation in the ep1c20 FPGA code and configuration files, you can direct download!
    2022-09-14 09:40:03下载
    积分:1
  • bist coding
    内置自修复分析仪
    2022-02-12 23:55:43下载
    积分:1
  • LDPC_DECODER(matlab)
    本程序是在AWGN下的LDPC码的仿真程序,本程序优点是译码效率高,速率很快,可以仿帧数很大的图。(the decoder for LDPC under the AWGN channel)
    2020-12-27 21:49:02下载
    积分:1
  • BT656_RGB
    BT656转RGB的算法实现代码,使用VORILOG语言编写(BT656-->RGB, verilog)
    2021-02-24 09:39:39下载
    积分:1
  • uart串行口,用Verilog编写的.供大家参考
    uart串行口,用Verilog编写的.供大家参考-uart serial port, using Verilog prepared. For your reference
    2022-07-17 22:14:09下载
    积分:1
  • C54x is the Verilog code opencoreip
    c54x的VeriLog程序代码 也是opencoreip-C54x is the Verilog code opencoreip
    2022-03-26 18:08:34下载
    积分:1
  • w5500_spi_fpga
    共两个文件,一个是对网络芯片W5500进行控制的master spi接口,另一个是w5500命令控制逻辑,命令格式按照w5500芯片的要求,分为地址段,控制段和数据段进行统一控制。此外提供w5500芯片初始化及读写控制流程图。(A total of two documents, one is the master SPI interface for network control chip W5500, the other is a w5500 command control logic, command format in accordance with the requirement of w5500 chip, divided into address segment, unified control and data segments. In addition to provide w5500 chip initialization and read and write control flow chart.)
    2020-06-26 14:00:02下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载